• 한국정보통신학회논문지
• /
• 제5권4호
• /
• pp.668-675
• /
• 2001

최근, 상업적인 pcs시스템은 매우 발전되어 있으며, 결국 차세대 이동통신은 멀티미디어 서비스를 제공하는 IMT-2000에 의해 실현될 것이다. 그러므로 , 새로운 형태의 수신 시스템 연구가 활발히 진행되고 있고, 이중하나가 Direct conversion 방식이다 Direct conversion은 차세대 이동통신 시스템에 필요한 저전력, 소형, MMIC, 저가에 적합한 방식이다. 이 시스템을 사용할 경우 DC-offset의 문제가 발생하게 된다. DC-offset은 시스템에서 주파수 합성기의 누설신호에 의해 원하는 신호의 증폭을 억압한다. 본 논문에서 DC-offset을 제거하는 방법에 대해 고려한다. DC-offset의 제거법에는 AC-coupling, 대용량 capacitor, DC-feedback loop, DC-free coding의 4가지 방법이 있다. 이중에서 AC-coupling법은 가장 간단하며, DC-feedback법은 최고의 성능을 가진다. AC-coupling법과 DC-feedback법을 HP사의 ADS를 사용하여 시뮬레이션 하였다.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2008년도 춘계학술대회논문집
• /
• pp.613-617
• /
• 2008

One of the important parts on multimedia era is acoustic ones. With increased demand of smallest multimedia products such as personal digital assistant (PDA) and mobile phones, it is necessary to develop acoustic devices which have higher performance and smaller size. Acoustic parts with various function for hearing impaired persons. This paper introduces a bone conduction vibrator (BCV) for hearing impaired persons to use portable acoustic device without additional devices. For vibration analysis of the BCV, electromagnetic, mechanical and their coupling effects are considered for the analysis. This paper shows that the development of design and analysis technique by finite element method (FEM) of BCV.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.211-216
• /
• 2003

This work describes a 3 V 12b 100 MS/s CMOS digital-to-analog converter (DAC) for high-speed communication system applications. The proposed DAC is composed of a unit current-cell matrix for 8 MSBs and a binary-weighted array for 4 LSBs, trading-off linearity, power consumption, chip area, and glitch energy with this process. The low-glitch switch driving circuits are employed to improve linearity and dynamic performance. Current sources of the DAC are laid out separately from the current-cell switch matrix core block to reduce transient noise coupling. The prototype DAC is implemented in a 0.35 um n-well single-poly quad-metal CMOS technology and the measured DNL and INL are within ${\pm}0.75$ LSB and ${\pm}1.73$ LSB at 12b, respectively. The spurious-free dynamic range (SFDR) is 64 dB at 100 MS/s with a 10 MHz input sinewave. The DAC dissipates 91 mW at 3 V and occupies the active die area of $2.2{\;}mm{\;}{\times}{\;}2.0{\;}mm$

• 한국전자파학회논문지
• /
• 제20권11호
• /
• pp.1130-1137
• /
• 2009

본 논문은 지상파 DMB에서 기준 클락 신호에 의한 RF 수신기의 민감도 열화 현상을 분석하고, 이를 해결하기 위한 새로운 PCB 설계 기법을 제안하였다. 현재 DMB 수신기 시스템에 사용되는 기준 주파수는 16.384 MHz, 19.2 MHz, 24.576 MHz의 세 종류가 있다. 이러한 기준 주파수의 고조파 성분이 RF 채널 주파수에 근접할 경우, 해당 채널의 감도가 심각히 열화될 수 있다. 이러한 클락 고조파 결합 문제를 해결하기 위해 스트립라인 형태의 새로운 클락 배선 설계 기법을 제안하였다. 제안된 기법은 인덕턴스 성분을 사용하여 클락 신호의 접지 단자를 주 접지 단자와 분리하고, 클락 신호선과 주변 접지면의 결합 커패시턴스 성분을 최소화 하도록 설계되었다. 이를 DMB 수신기 보드에 적용하여 수신기의 감도가 최대 2 dB 개선됨을 측정을 통하여 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.61-70
• /
• 2009

본 논문에서는 1V 이하의 낮은 전원 전압에서 동작 가능한 10비트 30MS/s 파이프라인 ADC를 제안한다. 제안된 multiplying digital-to-analog converter (MDAC)의 저전압 동작을 위해 스위치-RC 기반의 입력 신호 샘플링 회로와 저항 루프를 이용한 피드백 커패시터 리셋 기법을 제안하였다. 첫 단 MDAC의 정확한 신호 이득을 위해 cascaded 스위치-RC 회로를 사용하였으며, sub-ADC의 비교기에도 독립적인 스위치 RC 샘플링 회로를 적용하여 MDAC 입력단으로 전달되는 스위칭 잡음을 최소화 하였다. 제안된 ADC는 0.13${\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.54LSB 및 1.75LSB 수준을 보인다. 또한 1V의 전원 전압과 30MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 54.1dB 70.4dB이고, 17mW의 전력을 소모하였다.