• 한국산학기술학회논문지
• /
• 제20권3호
• /
• pp.455-464
• /
• 2019

영구자석동기전동기의 쇄교자속 기반 센서리스 제어는 저속에서 위치추정 특성이 우수 하지만 계측된 전류가 ADC를 통해 변환되는 과정에서 발생한 DC offset에 의하여 쇄교자속 추정기의 적분기가 포화되는 문제점을 가지고 있습니다. 이러한 현상을 방지하기 위해 낮은 차단주파수를 갖는 HPF를 사용하여 DC offset 성분을 제거하는 방법이 사용되나, HPF의 낮은 차단주파수로 인해 고속에서 추정 성능이 저하되는 문제점이 있다. 반면 HPF의 차단 주파수를 높이게 되면, 저속에서 위상 앞섬 및 초기기동 실패의 문제가 발생한다. 본 논문에서는 HPF의 차단주파수를 영구자석동기전동기의 운전주파수에 동기화함으로써 낮은 속도에서는 HPF의 차단주파수를 낮게 하여 HPF에 의한 위상 앞섬을 줄이고, 높은 속도에서는 HPF의 차단주파수를 높게 함으로써 높은 DC offset 제거 성능을 통해 운전영역을 200% 확대한다. 또한, 추가적인 위상 보상 알고리즘을 통해 전 운전영역에서 HPF의 위상 앞섬이 1.5도 미만으로 감소되는 방법을 제안한다. 제안된 센서리스 제어 알고리즘은 세탁기용 영구자석동기전동기를 이용한 실험을 통해 검증한다.

• ETRI Journal
• /
• 제29권4호
• /
• pp.421-429
• /
• 2007

This paper presents a direct-conversion CMOS transceiver for fully digital DS-UWB systems. The transceiver includes all of the radio building blocks, such as a T/R switch, a low noise amplifier, an I/Q demodulator, a low pass filter, a variable gain amplifier as a receiver, the same receiver blocks as a transmitter including a phase-locked loop (PLL), and a voltage controlled oscillator (VCO). A single-ended-to-differential converter is implemented in the down-conversion mixer and a differential-to-single-ended converter is implemented in the driver amplifier stage. The chip is fabricated on a 9.0 $mm^2$ die using standard 0.18 ${\mu}m$ CMOS technology and a 64-pin MicroLead Frame package. Experimental results show the total current consumption is 143 mA including the PLL and VCO. The chip has a 3.5 dB receiver gain flatness at the 660 MHz bandwidth. These results indicate that the architecture and circuits are adaptable to the implementation of a wideband, low-power, and high-speed wireless personal area network.

• 한국통신학회논문지
• /
• 제31권8C호
• /
• pp.806-815
• /
• 2006

디지털 변복조 장치에는 디지털 신호의 표본화 속도를 변환시키는 표본화 속도 변환기(SRC: sample rate converter)가 필요한데, 여기에 사용되는 저역필터의 구현 문제를 연구하였다. 표본화 속도 변환율이 클 경우에는 저역필터의 신호처리 연산량이 많아져서 구현에 부담이 되므로 연산량을 감소시키는 방안이 중요하다. 본 논문에서는 이 필터를 2 단의 직렬 필터로 분할하여 구현하는 설계 방법을 제시하였고, 1 단 구조의 단일 필터로 구현하였을 경우에 비교하여 신호처리 연산량이 감소되는 것을 확인하였다. 표본화 속도 변환율이 증가할수록 2 단분할 방안에 의한 연산량 감소 효과는 증가하며, 변환율이 32 에서는 72 %까지 감소되는 것을 확인하였다. 변환율을 2 단으로 분할함에 있어서도 인수의 조합에 따라서 감소 효과가 다르게 나타났으므로, 여러 변환율에 대하여 최적 성능의 분할율을 조사하였다. 저역필터는 다상 필터 구조를 갖는 FIR 필터를 대상으로 하였으며, 필터계수의 설계는 Parks-McCllelan 알고리즘을 이용하였다.

• 한국멀티미디어학회논문지
• /
• 제14권11호
• /
• pp.1392-1400
• /
• 2011

최근 대부분의 디지털 이미지 응용분야에서는 영상 처리 및 분석을 위해 고해상도 이미지나 비디오가 요구되고 있다. 한편, 일반적인 영상획득시스템으로부터 획득한 영상신호는 획득하는 과정에서 물리적 영향, 제조 기술의 한계 및 환경적인 영향 등으로 인하여 영상의 화질 저하를 가져온다. 이러한 문제를 해결하기위해 연구되고 있는 방법 중 하나인 초해상도 복원 기술은 동일한 물체를 촬영한 다수의 저해상도 영상으로 고해상도 영상을 만들어내는 영상복원기술이다. 본 논문에서는 S&A (Shift & Add) 방법에 POCS (Projection onto Convex Sets) 이론을 적용하여 기존의 방법보다 개선된 알고리즘을 제안한다. 기존의 알고리즘은 잡음에 약하다는 문제점이 있다. 이를 해결하기 위해 제안한 방법에서는 복원단계에 사용되는 참조영상을 POCS이론에 적용하여 기존의 S&A방법과 결합하였다. 또한 광학적 왜곡에 해당하는 카메라 블러(blur) 연산자로 주파수 영역에서 BLPF (Butterworth Low-pass Filter)를 사용하여 기존방법의 문제점인 링잉현상을 해결하였다. 실험결과를 통해 잡음에 강하고 영상의 고주파영역을 향상시킨 제안한 초해상도 방법의 우수성을 확인하였고, 객관적 평가를 위해 기존의 방법과 PSNR (peak signal to noise ratio)을 비교하였다.

• 한국통신학회논문지
• /
• 제8권2호
• /
• pp.76-81
• /
• 1983

PCM符號가 NRZ-L인 binary data를 5次 Bessel low-pass filter를 通하여 傳送하는 telemetry systemn에 對하여 FM方式으로 RF link를 構成하고 liniter-discriminator로 複調하였을 경우에 digital通信system의 性能評價에 重要한 bit誤差確率을 SNR에 對하여 解析的으로 檢討하였다. 實際로 設計에 적용한 telemetry system에서 bit rate를 140kHz, 變調前 filter의 f를 100kHz, 送信機의 最大周波數編移 2f를 300kHz로 設計하였을 때 f0T=0.7 및 h=2ft=2이며 SNR이 10dB일 때 bit誤差確率은 10으로 計算되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.586-589
• /
• 2003

Repeater is developed. Based on the systems The up-converter of the WCDMA Digital Optic pecifications, the structure of the up-converter is accomplished and its block diagram is drawn. The up-converter is implemented according to these block diagrams. Subsequently the low pass filter, the automatic level controlled attenuator, the frequency synthesizer and other components for the up-converter are designed and implemented, and a main board to integrate these modules is also manufactured. To reduce the noise floor of system and suppress the RF spurious noise, a PCB layout is performed carefully. For each module consisting of the up-converter and the entire system, the performance tests are accomplished to check the performance about the specifications.

• 대한전자공학회논문지
• /
• 제21권4호
• /
• pp.37-42
• /
• 1984

전송속도가 9600bps인 고속 data modem에서 효과적인 symbol timing 회로의 구성방식이 제시되었다. Symbol timing 회로에 소요되는 계산량을 줄이기 위한 방식 및 그것이 수신기의 mean square error(MSE)에 미치는 영향이 제시되었고 timing wave의 통계적 특성에 대한 이론적인 전개가 행하여졌다. Digital Phase-looted loop(DPLL)에 의해서 timing wave의 side tone 성분을 억제할 수 있음을 보였고 computer simulation에 의해서 송신기의 symbol 주파수를 변화시켰을 경우 1차 DPLL과 2차 DPLL의 동작이 비교되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2003년도 춘계전력전자학술대회 논문집(2)
• /
• pp.745-749
• /
• 2003

The iterative sliding mode observer is proposed to control sensorless PMSM(Permanent Magnet Synchronous Motor). Proposed sliding mode observer has the character which is robust to the disturbance and parameter variation. Low pass filter with the variable cutoff frequency is also proposed to compensate rotor angle, it is led to saving memory and minimizing operation time. Experimental results shows that the proposed sliding mode observer leads to the proper performance.

• 한국전자파학회논문지
• /
• 제17권10호
• /
• pp.959-966
• /
• 2006

본 논문은 다이플렉서를 이용하여 디지털 셀룰라 대역($f_o$=880 MHz)과 IMT-2000 대역($f_o$=2,140 MHz) 기지국에서 동시에 사용 가능한 이중 대역 전치 왜곡 선형 전력 증폭기(Predistortion Linear Power Amplifier: PD LPA)의 설계 방법을 제시하였다. 입 출력단에 사용된 다이플렉서는 결함 접지 구조(Defected Ground Structure: DGS)를 이용한 저역 통과 여파기와 높은 Q값을 갖는 캐패시터와 마이크로 스트립 스터브를 이용한 고역 통과 여파기로 이루어져 있다. 입출력 반사 계수 특성을 좋게 하기 위하여 3 dB 하이브리드 결합기를 이용한 반사형 타입의 전치 왜곡 선형화기를 설계하였다. IS-95 CDMA IFA 신호와 WCDMA IFA 신호를 이용하여 각 대역에서 제작된 이중 대역 전치 왜곡 선형 전력 증폭기의 인접 채널 누설비(Adjacent Channel Leakage Ratio: ACLR) 개선 정도를 측정한 결과 880 MHz 대역에서 약 10 dB, 2,140 MHz 대역에서 약 9.36 dB 개선되었다.

• 인터넷정보학회논문지
• /
• 제9권1호
• /
• pp.33-41
• /
• 2008

워터마킹 분야의 많은 연구 가운데 최근 JPEG2000과의 호환성, 다중해상도 분해, HVS에 기반한 시스템의 구현 등의 이점으로 웨이블릿 변환 기반 알고리즘에 관한 연구가 활발히 이루어지고 있다. 그러나 대부분 강인성 등에 중점을 두고 이론적 측면만을 지나치게 강조하여 복잡하고 실제적으로 적용하기 곤란한 면이 있다. 본 논문에서는 대용량의 많은 데이터를 대상으로 로고를 워터마크로 이용하는 강인한 워터마킹 알고리즘을 제안한다. 제안된 알고리즘은 웨이블릿 2단계 변환을 수행하며 랜덤 치환을 위해 LFSR을 채택하였으며 원영상과 랜덤 치환된 워터마크 영상을 $8{\times}8$ 블록으로 나누어 '1'의 순서로 매핑하여 워터마크를 삽입한다. 실험결과로 성공적으로 워터마크가 삽입되어 가시적으로 워터마크가 드러나지 않으며 JPEG 압축, 저주파 필터, 고주파 필터, 밝기 변화 둥의 영상 처리에 강인성이 있음을 보여 준다.