• 한국통신학회논문지
• /
• 제27권1C호
• /
• pp.96-102
• /
• 2002

전류 테스팅은 전류 테스팅은 CMOS 회로의 합선고장을 효과적으로 검출할 수 있는 기법이다. 그러나 합선고장의 복잡도가 O($n^2$)이고, 또한 전류 테스트 방식이 전압 테스트 방식에 비해서 상대적으로 긴 테스트 시간이 필요하기 때문에 두 합선된 노드가 항상 같은 값을 가지는 노드를 찾아내어 제거하는 효율적인 무해고장 검출기법이 필요하다. 이러한 무해고장은 보다 정확한 고장 검출율을 위해서 ATPG 툴을 이용하여 검출될 수 있어야 한다. 본 논문에서는 효율적인 전류 테스트를 위한 객체 기반의 무해고장 검출기법을 제안한다. ISCAS 벤치마크 회로에 대한 실험을 통해서 제안된 기법이 기존의 다른 방식보다 더 효과적임을 보여주었다.

• 한국전기전자재료학회논문지
• /
• 제18권5호
• /
• pp.431-438
• /
• 2005

In this paper, we propose the built-in current testing circuit for improving reliability As the integrated CMOS circuits in a chip are increased, the testability on design and fabrication should be considered to reduce the cost of testing and to guarantee the reliability In addition, the high degree of integration makes more failures which are different from conventional static failures and introduced by the short between transistor nodes and the bridging fault. The proposed built-in current testing method is useful for detecting not only these failures but also low current level failures and faster than conventional method. In normal mode, the detecting circuit is turned off to eliminate the degradation of CUT(Circuits Under Testing). The differential input stage in detecting circuit prevents the degradation of CUT in test mode. It is expected that this circuit improves the quality of semiconductor products, the reliability and the testability.

• 한국음향학회지
• /
• 제18권3호
• /
• pp.43-48
• /
• 1999

IDDQ 테스트는 CMOS 소자로 구성된 회로에서 기능 테스트로는 검출할 수 없는 결함을 찾아내어 회로의 신뢰성을 높여주는 전류테스트 방식이다. 본 논문에서는 IDDQ 테스트를 테스트 대상 칩 내에서 수행할 수 있는 내장전류감지(Built-In Current Sensor : BICS)회로를 설계하였다. 이 회로는 메모리의 IDDQ 테스트를 수행할 수 있도록 설계되었으며, 적은 트랜지스터를 사용하여 빠른 시간 내에 테스트를 수행할 수 있도록 구현하였다.

• Journal of Magnetics
• /
• 제14권2호
• /
• pp.97-100
• /
• 2009

A new eddy current testing probe was developed to separate the eddy current signal distortion caused by permeability variation clusters and ordinary defects created in steam generator tubes. Signal processing circuits were inserted into the probe to increase the signal-to-noise ratio and allow digital signal transmission. The new probe could measure and separate the magnetic phases created in the steam generator tubes in the operating environment of a nuclear power plant. Furthermore, the new eddy current testing probe can measure the defects in steam generator tubes as rapidly as a bobbin probe with enhanced testing speed and reliability of defect detection.

• 한국소음진동공학회논문집
• /
• 제22권10호
• /
• pp.968-973
• /
• 2012

Slam testing is a mandatory testing process to evaluate the fatigue resistance of a door plate module before delivering it to car makers. This process is very hard job to complete it since the testing facilities are considerably expensive and the required testing time is relatively very long, i.e. more than eight days for a single specimen. In this paper, an accelerated testing method of a door plate module is proposed using vibration test equipment instead of the current one by exposing to the critical excitation of a door glass. Under the proposed excitation method, the similar testing result can be evaluated within less than two hours. The suitability of the proposed testing method was demonstrated by comparing failure modes of both the current testing method and the proposed one.

• 한국자기학회지
• /
• 제24권6호
• /
• pp.171-178
• /
• 2014

전자기를 이용하여 배관의 비파괴검사를 적용하는 방법 중 하나인 Remote Field Eddy Current Testing (RFECT)는 큰 마찰력이 발생하고 잔류자화성분이 남는 Magnetic Flux Leakage (MFL) 방식과 외벽의 결함을 측정하는데 곤란한 일반 Eddy Current Testing (ECT) 방식의 단점들을 보완할 수 있는 기법으로 50여 년 전부터 다양한 기관에서 연구되어왔다. 그러나 배관 내에서 발생하는 와전류와 자기장에 대한 연구와 RFECT Exciter Coil의 설계에 대한 논의가 부족한 실정이다. 본 논문에서는 유한요소법을 이용한 전자기 해석을 통해 배관 내에서 발생하는 와전류와 자기장의 분포를 확인하고 변수 변화에 따른 영향을 분석하였다. 또한 Exciter Coil에 대한 최적 설계 알고리즘을 제시하고, 결함 형상과 기타 변수 변화가 결함신호에 미치는 영향을 확인하였다.

• 한국통신학회논문지
• /
• 제29권10A호
• /
• pp.1205-1214
• /
• 2004

CMOS 회로에서 발생하는 물리적인 결함에 대해서 전류 테스팅은 전압 테스팅으로 검출할 수 없는 많은 결함을 효율적으로 검출할 수 있는 기법이다. 테스트 회로에 존재하는 결함이나 장애의 영향을 기술하기 위해서 사용되는 고장모델은 실제적인 장애를 정확하게 모델링해야 한다. 본 논문에서는 전류 테스팅에 자주 이용되는 고장모델을 위한 효율적인 중첩 알고리즘을 제안한다. ISCAS 벤치마크 회로의 모의실험을 통하여 제안된 방식이 고려되는 고장의 수를 효과적으로 감소시킬 수 있고 다양한 전류 테스팅 방식의 고장모델에 더 적합함을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.695-696
• /
• 2006

The inrush current of transformer cause saturation effects of recovery voltage for short-circuit power testing. the inrush current depends on the residual flux of the transformer core. when inrush current occurs, it is contains a d.c. component and the high harmonic content of the current are of importance to relay protection of testing circuit. this paper describes of decrease method of inrush current for high power short-circuit testing transformer.

• 전자공학회논문지C
• /
• 제34C권8호
• /
• pp.49-63
• /
• 1997

This paper presents a current sensor that detects defects in CMOS integrated circuits using the current testing technique. The current sensor is built in a CMOS integrated circuit to test an abnormal current. The proposed circuit has a very small impact on the performance of the circuit under test during the normal mode. In the testing mode, the proposed circuit detects the abnormal current caused by permanent manufacturing defects and determines whether the circuit under test is defect-free or not. The proposed current sensor is simple and requires no external voltage and current sources. Hence, the circuit has less area and performance degradation, and is more efficient than any previous works. The validity and effectiveness are verified through the HSPICE simulation on circuits with defects.

• 전기학회논문지
• /
• 제65권12호
• /
• pp.2127-2137
• /
• 2016

In this paper, characteristic tests for current transformers with maximum mA secondary current of 250 mA is performed. The purpose of this paper is not only to test the mA current transformers by following the IEEE Draft Standard for Current Transformers with Maximum mA Secondary Current of 250mA, but also to take into consideration certain applications in the use of the mA CTs for billing purposes.