• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.249-252
• /
• 2002

we have studied the characteristics of PHEMT's with gate recess etching method. The DC characterization of PHTMT fabricated with the wide single recess methods is a maximum drain current density of 319.4 ㎃/mm and a peak transconductance of 336.7 ㎳/mm. The RF measurements were obtained in the frequency range of 1~50GHz. At 50GHz, 3.69dB of 521 gain were obtained and a current gain cut-off frequency(f$_{T}$) of 113 CH and a maximum frequency of oscillation(f$_{max}$) of 172 Ghz were achieved from this device. On the other hand, a maximum drain current of 367 mA/mm, a peak transconduclancc of 504.6 mS/mm, S$_{21}$ gain of 2.94 dB, a current gain cut-off frequency(f$_{T}$) of 101 CH and a maximum frequency of oscillation(f$_{max}$) of 113 fa were achieved from the PHEMT's fabricated by the .narrow single recess methods.methods.

• 한국통신학회논문지
• /
• 제17권8호
• /
• pp.867-880
• /
• 1992

본 논문에서는 갈륨비소 연산 증폭기의 입력단 설계에 있어서 기초가 되는 차동 증폭기에 사용될 이득 증가 기법을 적용한 단일 증폭기와 새로운 구성의 전류 미러를 설계하였다.차동 전압 이득을 높이기 위하여 단일 증폭기의 bootstrap 이득 증가 기법을 이용하여 차증 증폭기를 구성하였다. 차동 증폭기에 사용되는 정전류원으로서 주파수 특성이 우수한 선형 역상 전류 미러를 사용하여 회로의 안정화를 꾀하였다. 또한, 동상 전압 이득을 감소시키기 위하여 common mode feedback을 사용함으로써 차동 증폭기의 성능 평가에 있어서중요한 CMRR을 높였다.PSPICE를 통한 시뮬레이션 결과, 기본 단일 증폭기의 이득은 29.dB인데 비하여 새로 설계된 new bootstrapped 이득 증가 기법을 사용한 경우에는 57.67db로써 이득이 28.26dB 개선되었음을 알 수 있었다. 또한, 본 논문에서 설계한 차동 증폭기는 차동 이득이 57.66dB, CMRR이 83.98dB로써 기존의 논문보다 향상되었고 주파수 특성면에서도 차단 주파수가 23.26GHz로써 우수함을 입증하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1996년도 추계학술대회 논문집
• /
• pp.10-12
• /
• 1996

AlGaAs/GaAs Heterojunotion Bipolar Transistors (HBTs) with various emitter areas were fabricated and the device size dependence on the current gain was examined. With the different emitter areas, the passivated devices having the same peripheral length were fabricated and measured. The measured base current density in the Gummel plots shows an ideality factor of nearly 2. It is found that as the emitter area becomes small, the base current density with the ideality factor of 2 increases linearly, and as the emitter perimeter/area ratio becomes large, the surface recombination current density component increases. The current gain performance in AlGaAs/GaAs HBTs is mainly determined by either the larger emitter area or the smaller ratio of the emitter perimeter to the emitter area. These results will be compared with experimental works for GaInP/GaAs HBTs

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.982-983
• /
• 2006

This paper deals with an analysis and design of the state feedback current controller's gain in the three-phase current control systems. First, this paper derives the transfer function of the closed loop current control system and also compares the state feedback current controller with the conventional proportional integral controller. A new pole placement method by using the pole/zero cancellation method is proposed to give a simple and concrete concept with respect to the pole selection. Experimental results on the permanent magnet synchronous motor show that the proposed method is very useful to design the gain of the state feedback current controller.

• 한국광학회지
• /
• 제11권3호
• /
• pp.187-192
• /
• 2000

반도체 레이저의 비션형 특성에 의하여 발생하는 매개증폭에 대하여, 반도체 레이저 다이오드의 비율방정식을 섭동 이론을 이용하여 해석하고 그 결과에 대하여 논의하였다. 매개증폭에 의하여 발생하는 이득은 펌프 변조전류가 증가하여 이득된 공진주파수에 가까워질수록 증가하였으며, 바이어스 전류와 반도체 레이저의 감쇄상수가 증가할수록 감소하였다. 또한 큰 매개이득을 얻기 위해서는 펌프 변조전류와 신호 변조전류 사이의 위상을 정합시켜야 하며, 큰 신호 변조전류에서는 증포된 광 출력의 포화로 인하여 매개이득이 감소하였다.

• 한국산학기술학회논문지
• /
• 제5권4호
• /
• pp.367-370
• /
• 2004

초고속 RF IC의 핵심소자인 SiGe 에피텍시층을 가진 이종양극트란지스터(hetero junction bipolar transistor: HBT)를 0.35㎛급 Si-Ge BiCMOS공정으로 제작하였다. 낮은 VBE영역에서의 current gain의 선형성을 향상시키기 위하여 SiGe에피텍시층의 결함밀도를 감소시킬 수 있는 캐핑실리콘의 두께와 EDR온도의 최적화 공정조건을 알아보았다. 캐핑 실리콘의 두께를 200Å과 300Å으로 나누고 초고속 무선통신에서 요구되는 낮은 노이즈를 위한 EDR(Emitter Drive-in RTA)의 온도와 시간을 900-1000℃, 0-30 sec로 각각 변화시키면서 최적조건을 확인하였다. 실험범위 내에서의 최적공정조건은 300Å의 capping 실리콘과 975℃-30sec의 EDR 조건을 확인하였다.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.1-8
• /
• 2013

본 논문은 수동소자를 사용하지 않고 선형성 향상을 얻는 가변이득증폭기(VGA, variable gain amplifier) 설계에 관련된 것이다. 이 제안된 VGA는 전류 귀환 증폭기 구조를 이용하고, 이득은 입력단과 귀환부의 트랜스컨덕턴스(GM) 비로 얻어진다. 선형성과 높은 이득을 얻기 위하여 귀환 트랜스컨덕턴스에 전류 분할 기법과 소스 축퇴(degeneration) 기법을 사용하였다. 이득의 변화는 가변 정류기로 입력 트랜스컨덕턴스의 바이어스 전류를 변화시켜 얻을 수 있다. 이 VGA는 $0.35{\mu}m$ CMOS공정을 사용하여 설계하였고, 저 전력을 위해 sub-threshold 영역에서 동작시키게 하였다. 가변 이득은 23dB~43dB의 결과를 얻도록 하였고, 소모 전류는 3.3V에서 $2.82{\mu}A{\sim}3{\mu}A$ 이다. 이 VGA가 차지하는 칩 면적은 $120{\mu}m{\times}100{\mu}m$이다.

• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.27-33
• /
• 2011

In this paper, we propose a high gain, current reused ultra wideband (UWB) low noise amplifier (LNA) that uses TSMC 0.18 ${\mu}m$ CMOS technology. To satisfy the wide input matching and high voltage gain requirements with low power consumption, a resistive current reused technique is utilized in the first stage. A ${\pi}$-type LC network is adopted in the second stage to achieve sufficient gain over the entire frequency band. The proposed UWB LNA has a voltage gain of 12.9~18.1 dB and a noise figure (NF) of 4.05~6.21 dB over the frequency band of interest (1~10 GHz). The total power consumption of the proposed UWB LNA is 10.1 mW from a 1.4 V supply voltage, and the chip area is $0.95{\times}0.9$ mm.

• ETRI Journal
• /
• 제28권4호
• /
• pp.495-501
• /
• 2006

This paper presents a new CMOS fully-differential second-generation current conveyor (FDCCII). The proposed FDCCII is based on a fully-differential difference transconductor as an input stage and two class AB output stages. Besides the proposed FDCCII circuit operating at a supply voltage of ${\pm}1.5\;V$, it has a total standby current of $380\;{\mu}A$. The applications of the FDCCII to realize a variable gain amplifier, fully-differential integrator, and fully-differential second-order bandpass filter are given. The proposed FDCII and its applications are simulated using CMOS $0.35\;{\mu}m$ technology.

• 전력전자학회논문지
• /
• 제11권5호
• /
• pp.404-408
• /
• 2006

본 논문에서는 복소 벡터 동기 좌표계 비례 적분(PI) 전류 제어기의 안티 와인드업(anti-windup)이득 설정에 대해 논의한다. 복소 벡터 동기 좌표계 비례 적분 전류 제어기는 시스템 제정수 변동에 기존의 비례 적분 전류 제어기 보다 더 강인한 특성을 보인다. 복소 벡터 전류 제어기 역시 적분기를 포함하고 있으며, 엑츄에이터(actuator)의 물리적인 한계로 전압이 포화되는 경우에는 안티 와인드업이 필요하게 되고, 적절치 못한 안티 와인드업 이득 설정은 제어 시스템의 동특성을 저하시킬 수 있다. 따라서 복소 벡터 동기 좌표계 비례 적분 전류 제어기에 적합한 안티 와인드업 이득을 제안하였고, 제안된 알고리즘의 유효성은 실험을 통하여 검증하였다.