• 한국통신학회논문지
• /
• 제31권7C호
• /
• pp.706-712
• /
• 2006

본 논문에서는 OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 반송파 주파수 동기화부 구현을 위하여 Compact CORDIC 처리기를 제안한다. Compact CORDIC 처리기는 반송파 주파수 옵셋 추정 및 보상시에 요구되는 OFDM 시스템의 독특한 특성을 이용하여 제안되었으며, Compact CORDIC 전처리부와 Compact CORDIC 처리부로 구성된다. Compact CORDIC 전처리부에서는 신호의 정규화를 효율적으로 수행하며, Compact CORDIC 처리부에서는 Vector 모드 CORDIC 과 Rotation 모드 CORDIC 연산을 효율적으로 결합하여 동시에 처리하여 반송파 주파수 동기화를 수행한다. FPGA 구현을 통하여 제안된 Compact CORDIC 처리기가 기존 CORDIC 방법보다 성능이 우수하며 구현 복잡도가 크게 감소함을 확인한다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.75-81
• /
• 2004

AE-CORDIC은 CORDIC 연산의 회전 방향을 미리 계산하는 알고리즘을 이용해 CORDIC의 연산속도를 향상 시켜준다. 회전방향을 예측할 수 없는 부분은 Lookup-Table로 대체하고, 예측 가능 부분만을 CORDIC 으로 처리하였는데, 회전방향 예측은 별도의 추가 하드웨어 없이 간단하게 인코딩 할 수 있게 된다. 그리고, Unrolled CORDIC 구조에서는 Lookup-Table입력 비트 수가 크지 않으면 Lookup-Table의 하드웨어 증가보다 CORDIC 연산 단에서 감소되는 ADDER의 하드웨어가 더 크기 때문에 오히려 전체 하드웨어 크기가 줄어든다. 본 논문에서는 회전방향 예측 가능 구간 및 예측 방법을 제안하고, 최적화된 Lookup-Table의 크기를 결정하여 기존의 회전방향 예측 알고리즘인 P-CORDIC 과 비교하였다. 그리고, 입력 각이 16비트 경우를 삼성 0.18㎛ 공정을 이용해 논리 합성하여 하드웨어 크기, 성능, 정확성을 검증하였다.

• 대한전자공학회논문지TC
• /
• 제47권10호
• /
• pp.49-56
• /
• 2010

이 논문에서는 pipeline CORDIC(COordinate Rotation DIgital Computer)을 이용한 저전력 주파수 옵셋 동기화기 구조를 제안하였다. 주파수 옵셋 동기화기의 핵심 블록은 주파수 옵셋 추정부와 보상부이다. 제안된 주파수 옵셋 추정부에서는 sequential CORDIC을 사용하여 구현면적을 감소시켰으며 한번에 2 단계씩 CORDIC을 수행하는 방식을 사용하여 연산 속도를 높였다. 또한 제안된 주파수 옵셋 보상부에서는 pipeline CORDIC을 사용하여 구현면적을 줄임과 동시에 계산 속도를 향상시킬 수 있었다. MatLab을 사용하여 제안 구조가 주파수 옵셋을 추정 및 보상하는 function을 검증하였다. 제안 구조에 대하여 Verilog-HDL로 코딩하고 Synopsys tool을 사용하여 합성하여 구현면적을 실험하였다.

• 한국컴퓨터정보학회논문지
• /
• 제15권2호
• /
• pp.9-18
• /
• 2010

모바일 임베디드 시스템에서는 성능이 우수하면서도 작은 칩 크기와 저 전력의 동작 조건이 요구된다. CORDIC 연산기는 초월 함수들을 효율적으로 계산하는 알고리즘으로, 특유의 하드웨어 간결성으로 인하여 모바일 임베디드 시스템에 매우 적합한 연산기이다. 하지만 CORDIC 알고리즘은 내부 연산의 반복 횟수에 따라 성능이 저하되는 문제점이 있다. CORDIC 연산기를 분석하면 가산기의 영향이 매우 크다는 것을 알 수 있다. 가산기의 알고리즘 종류에 따라 필요 이상의 성능 증가로 인하여 회로 면적과 소비 전력이 증가하면서 성능이 낭비되는 문제점을 해결하기 위하여 연산 시간, 회로 면적, 소비 전력에 대한 보다 심층적인 절충 관계 분석이 필요하다. 본 논문에서는 가산기에 따른 자원 낭비를 최소화하는 방법으로 혼합 가산기를 이용한 CORDIC 연산기를 제안하고, 혼합 가산기를 사용하면 요구 조건에 보다 최적화된 CORDIC 연산기를 설계할 수 있음을 실험 결과를 이용하여 보였다.

• 대한전자공학회논문지TC
• /
• 제47권6호
• /
• pp.1-9
• /
• 2010

이 논문에서는 시스톨릭 어레이 구조를 갖는 고속/저전력 Extended QRD-RLS 등화기 구조를 제안한다. 기존의 시스톨릭 어레이 구조를 갖는 Extended QRD-RLS 등화기는 입력행렬의 QR분해를 위해서 벡터모드 CORDIC을 사용하여 벡터의 각도를 계산하고, 회전모드 CORDIC에서는 이 각도를 전달받아 벡터를 회전시킨다. 제안된 등화기 구조에서는 벡터모드 CORDIC과 회전모드 CORDIC이 정반대방향으로 회전하는 것을 이용하여 구현 하드웨어의 크기를 현저히 감소시켰다. 이와 더불어 제안구조에서는 벡터모드 CORDIC과 회전모드 CORDIC을 동시에 동작함으로써 계산시간을 1/2로 감소시킬 수 있었다. 제안구조의 HDL 코딩과 칩 설계를 통하여 기존의 시스톨릭 어레이 구조와 비교하여 23.8%의 구현면적 감소를 확인하였다.

• 대한전자공학회논문지TC
• /
• 제46권2호
• /
• pp.66-72
• /
• 2009

이 논문에서 OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 주파수 옵셋 동기화 블록의 효율적인 구조를 제안한다. 기존의 CORDIC(Coordinate Rotation Digital Computer)을 이용한 주파수 옵셋 동기화 블록들은 위상 추정을 위하여 CORDIC Vector 모드를 사용하고, 보상을 위하여 CORDIC Rotation 모드를 사용하고 있다. 이와 비교하여 제안구조는 Vector 모드만을 사용하고 Relation모드는 Divider로 대치하는 알고리즘이다. 제안된 방식을 사용함으로써 Rotation 모드를 사용해야 했던 기존의 방식보다 하드웨어 구현복잡도가 감소함을 구현을 통하여 검증하였다. 검증 Tool로 Design Compiler를 사용하였고 각 비교 구조마다 동일한 Constraint를 적용하여 검증을 진행하였다. 제안구조에 대한 Front-End 칩 구현을 통하여 기존 구조에 비하여 22.1%의 gate count 감소를 보임으로써 저전력 통신용 칩에서 사용할 수 있음을 보였다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.118-125
• /
• 2008

이 논문에서 OFDM(Orthogonal Frequency Division Multiplexing) 시스템의 주파수 옵셋 동기화 블록의 효율적인 구조를 제안한다. 기존의 CORDIC(Coordinate Rotation Digital Computer)을 이용한 주파수 옵셋 동기화 블록들은 위상 추정을 위하여 CORDIC Vector 모드를 사용하고, 보상을 위하여 CORDIC Rotation 모드를 사용하고 있다. 이와 비교하여 제안구조는 Vector 모드만을 사용하고 Rotation 모드는 Divider로 대치하는 알고리즘이다. 제안된 방식을 사용함으로써 Rotation 모드를 사용해야 했던 기존의 방식보다 하드웨어 구현복잡도가 감소함을 구현을 통하여 검증하였다. 검증 Tool로 Design Compiler를 사용하였고 각 비교 구조 마다 동일한 Constraint를 적용하여 검증을 진행하였다. 제안구조에 대한 Front-End 칩 구현을 통하여 기존 구조에 비하여 22.1%의 gate count 감소를 보임으로써 저전력 통신용 칩에서 사용할 수 있음을 보였다.

• 한국통신학회논문지
• /
• 제29권5C호
• /
• pp.692-699
• /
• 2004

본 논문에서는 변경된 Given회전을 이용한 QR 분해와 이를 기반으로 하는 RLS 알고리듬의 구현에 대하여 연구하였다. Givens 회전은 CORDIC(Coordinate Rotation Digital Computer) 연산을 반복 수행하여 구한다. QR 분해의 계산 시간을 줄이기 위해 1회의 Givens 회전에 필요한 CORDIC 연산의 반복 회수를 제한하였으며 보정계수를 계산할 때의 제곱근 계산을 없애기 위해 2회전 방법을 사용하였다.

• 대한전자공학회논문지SP
• /
• 제47권3호
• /
• pp.81-86
• /
• 2010

CORDIC (COordinate Rotation DIgital Computer) 은 간단한 하드웨어로 벡터의 위상으로의 변환이나 회전 등의 위상 연산을 할 수 있으므로 OFDM 수신 시스템에서의 주파수 동기부를 설계할 때 효과적으로 사용될 수 있다. 그러나 CORDIC 알고리듬에서 위상을 표현하는 방향 시퀀스 (direction sequence, DS) 가 선형적이지 않기 때문에 사용상의 많은 제약이 존재한다. 본 논문에서는 근사적 선형성을 지닌 LBDS (linearized binary direction sequence) 표현 방법을 제안하고, LBDS의 최대 위상오차에 대해 분석한다. 또한 DS로부터 LBDS로 변환하는 하드웨어와 그 역변환 하드웨어의 구조를 제안한다. LBDS를 채택하면 위상 추정, 주파수 오차 루프 필터링, 위상 보정 역회전 등 주파수 동기의 전 과정에 CORDIC과 일반적인 산술 연산기를 사용할 수 있다. T-DMB 복조기에 사용될 수 있는 22비트 LBDS에 대한 예도 기술된다.

• 전자공학회논문지CI
• /
• 제40권6호
• /
• pp.1-8
• /
• 2003

Global carry propagation이 없는 redundant signed number에 의한 CORDIC 회로를 제안하였다. 이 number format은 Booth recording과 유사한 새로운 receding scheme을 가지고 가감산에서 carry 전파의 문제를 효과적으로 해결하였다. 여기서는 상수 scale factor를 갖고 삼각함수 계산을 하는 pipeline구조를 채택하였다. 이 CORDIC 회로의 동작시간은 채택한 operand bit에 상관없이 일정하다.