• 제목/요약/키워드: communication latency

검색결과 563건 처리시간 0.026초

An FPGA Design of High-Speed Turbo Decoder

  • Jung Ji-Won;Jung Jin-Hee;Choi Duk-Gun;Lee In-Ki
    • 한국통신학회논문지
    • /
    • 제30권6C호
    • /
    • pp.450-456
    • /
    • 2005
  • In this paper, we propose a high-speed turbo decoding algorithm and present results of its implementation. The latency caused by (de)interleaving and iterative decoding in conventional MAP turbo decoder can be dramatically reduced with the proposed scheme. The main cause of the time reduction is to use radix-4, center to top, and parallel decoding algorithm. The reduced latency makes it possible to use turbo decoder as a FEC scheme in the real-time wireless communication services. However the proposed scheme costs slight degradation in BER performance because the effective interleaver size in radix-4 is reduced to an half of that in conventional method. To ensure the time reduction, we implemented the proposed scheme on a FPGA chip and compared with conventional one in terms of decoding speed. The decoding speed of the proposed scheme is faster than conventional one at least by 5 times for a single iteration of turbo decoding.

RS(23,17) 리드-솔로몬 복호기 설계 (Design of a RS(23,17) Reed-Solomon Decoder)

  • 강성진
    • 한국정보통신학회논문지
    • /
    • 제12권12호
    • /
    • pp.2286-2292
    • /
    • 2008
  • 본 논문에서는 MB-OFDM(Multiband-Orthogonal Frequency Division Multiplexing) 시스템에서 사용되는 RS(23,17) 부호에 대한 복호기의 최적 구조를 제안하고, 설계하였다. 제안된 복호기 구조는 파이프 라인 구조를 갖는 수정된 유클리드(Modified Euclidean) 알고리즘을 사용하며, MB-OFDM 시스템에 최적화되어 작은 복호 지연(latency) 및 하드웨어 복잡도를 가진다. 제안된 복호기는 Verilog HDL을 사용하여 구현되었고, 삼성 65nm library를 이용하여 합성하였다. 350MHz로 합성했을 때 timing violation이 발생하지 않았기 때문에, 실제 ASIC을 제작해도 250MHz까지 동작하며, gate count는 20,710로 나타났다.

Achievable Power Allocation Interval of Rate-lossless non-SIC NOMA for Asymmetric 2PAM

  • Chung, Kyuhyuk
    • International journal of advanced smart convergence
    • /
    • 제10권2호
    • /
    • pp.1-9
    • /
    • 2021
  • In the Internet-of-Things (IoT) and artificial intelligence (AI), complete implementations are dependent largely on the speed of the fifth generation (5G) networks. However, successive interference cancellation (SIC) in non-orthogonal multiple access (NOMA) of the 5G mobile networks can be still decoding latency and receiver complexity in the conventional SIC NOMA scheme. Thus, in order to reduce latency and complexity of inherent SIC in conventional SIC NOMA schemes, we propose a rate-lossless non-SIC NOMA scheme. First, we derive the closed-form expression for the achievable data rate of the asymmetric 2PAM non-SIC NOMA, i.e., without SIC. Second, the exact achievable power allocation interval of this rate-lossless non-SIC NOMA scheme is also derived. Then it is shown that over the derived achievable power allocation interval of user-fairness, rate-lossless non-SIC NOMA can be implemented. As a result, the asymmetric 2PAM could be a promising modulation scheme for rate-lossless non-SIC NOMA of 5G networks, under user-fairness.

Frequency divided group beamforming with sparse space-frequency code for above 6 GHz URLLC systems

  • Chanho Yoon;Woncheol Cho;Kapseok Chang;Young-Jo Ko
    • ETRI Journal
    • /
    • 제44권6호
    • /
    • pp.925-935
    • /
    • 2022
  • In this study, we propose a limited feedback-based frequency divided group beamforming with sparse space-frequency transmit diversity coded orthogonal frequency division multiplexing (OFDM) system for ultrareliable low latency communication (URLLC) scenario. The proposed scheme has several advantages over the traditional hybrid beamforming approach, including not requiring downlink channel state information for baseband precoding, supporting distributed multipoint transmission structures for diversity, and reducing beam sweeping latency with little uplink overhead. These are all positive aspects of physical layer characteristics intended for URLLC. It is suggested in the system to manage the multipoint transmission structure realized by distributed panels using a power allocation method based on cooperative game theory. Link-level simulations demonstrate that the proposed scheme offers reliability by achieving both higher diversity order and array gain in a nonline-of-sight channel of selectivity and limited spatial scattering.

이동성 기반의 엣지 캐싱 및 사용자 연결 알고리즘 연구 (A Study on Mobility-Aware Edge Caching and User Association Algorithm)

  • 이태윤;이수경
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제12권2호
    • /
    • pp.47-52
    • /
    • 2023
  • 최근 스마트 디바이스 및 스트리밍 서비스의 수요 증가에 따른 네트워크 트래픽을 효과적으로 관리하기 위한 방법으로 Mobile Edge Computing(MEC)기술이 주목받고 있다. MEC는 Base Station(BS)과 같은 네트워크 엣지에 캐시를 설치함으로써 사용자에게 보다 가까운 곳에서 서비스를 제공하므로 낮은 지연시간을 제공하고, 네트워크 부하를 감소시킬 수 있다. 또한, 엣지 네트워크에서 사용자는 가장 가까운 BS와 연결되는 것보다 요청된 콘텐츠가 캐싱되어 있는 BS와 연결하는 것이 서비스 지연시간 감소에 유리하다. 따라서 본 논문에서는 캐시 적중률 향상을 위한 이동성 기반 캐싱 및 사용자 연결(user association)알고리즘을 제안한다. 제안 알고리즘은 체류시간과 콘텐츠 요청 유사도를 토대로 사용자 연결을 결정하고 콘텐츠를 캐싱한다. 시뮬레이션을 통해 기존 연구 대비 제안 알고리즘의 향상된 캐시 적중률과 감소된 지연시간을 확인한다.

Protocol Mapping을 이용한 인터페이스 자동생성 기법 연구 (A Study on Automatic Interface Generation by Protocol Mapping)

  • 이서훈;강경구;황선영
    • 한국통신학회논문지
    • /
    • 제31권8A호
    • /
    • pp.820-829
    • /
    • 2006
  • SoC 설계는 복잡도 증가 및 빠른 time-to-market에 만족하기 위해 IP에 기반한 설계방식을 채택하고 있다. Mobile 기기의 고성능에 대한 시장의 요구로 인해 embedded용 SoC는 멀티미디어, DMB 및 이미지처리 등 복잡도와 데이터 처리량이 높은 프로그램을 실시간으로 동작시키기 위해 다중 프로세서를 사용한 설계가 요구된다. 시스템 버스와 프로토콜이 상이한 프로세서를 단일 SoC내에서 사용하기 위해선 프로세서 프로토콜을 시스템 버스 프로토콜에 맞도록 변화하여 주는 인터페이스 회로의 설계가 요구된다. 고속으로 동작하는 프로세서의 인터페이스 회로는 데이터 쓰기와 읽기 시의 전송 지연을 최소화하여 시스템 전체의 성능을 향상시켜야 한다. 버퍼를 사용한 인터페이스 회로의 구조는 버퍼에 데이터를 일시 저장하는 동작으로 인하여 데이터 전송 latency가 증가하게 되므로 본 논문에서는 버퍼를 사용하지 않고 버스와 마스터 모듈 프로토콜이 가진 공통된 동작 시퀀스를 이용하여 단일 FSM 구조를 가진 인터페이스 회로를 자동생성하는 방법을 제안한다. 제안된 방법으로 자동생성된 인터페이스 회로는 버퍼를 사용한 인터페이스 회로에 비해 면적은 평균 48.5%의 감소를 보였으며, 데이터 전송 latency는 단일 데이터 전송 시 평균 59.1%의 감소를 보였고 버스트 모드 데이터 전송 시 13.3%의 감소를 보였다. 본 논문에서 제안한 시스템을 사용하여 데이터 전송 latency를 최소화하는 고성능의 인터페이스 회로를 자동으로 생성할 수 있다.

Design of a Multi-Network Selector for Multiband Maritime Networks

  • Cho, A-Ra;Yun, Chang-Ho;Park, Jong-Won;Chung, Han-Na;Lim, Yong-Kon
    • Journal of information and communication convergence engineering
    • /
    • 제9권5호
    • /
    • pp.523-529
    • /
    • 2011
  • In this paper an inter-layer protocol, referred to as a Multi-Network Selector (MNS) is proposed for multiband maritime networks. A MNS is located between the data-link layer and the network layer and performs vertical handover when a ship moves another radio network. In order to provide seamless data transfer to different radio networks, the MNS uses received signal strength (RSS) and ship's location information as decision parameters for vertical handover, which can avoid ping-pong effect and reduces handover latency. In addition, we present related issues in order to implement the MNS for a multiband maritime network.

모바일 데이터 오프로딩을 위한 콘텐츠 기반 Pocket 교환 네트워크 라우팅 기법 (A Content-based Pocket Switched Networks Routing Scheme for Mobile Data Offloading)

  • 레진 카바카스;박홍근;이기송;나인호
    • 한국콘텐츠학회:학술대회논문집
    • /
    • 한국콘텐츠학회 2015년도 춘계 종합학술대회 논문집
    • /
    • pp.33-34
    • /
    • 2015
  • Continuous improvements of network infrastructures and mobile data offloading strategies are among the solutions of cellular providers to cope with the increase in mobile data demand. These options requires a lot of cost and time to implement. Few researches have been conducted to assess the applicability of Pocket Switched Network (PSN) to support mobile data offloading. In this paper, we present a PSN mobile data-offloading scheme that utilizes mobile users with available connectivity to deliver content-aware data to other mobile users. This paper also aims to evaluate the applicability and feasibility of PSN routing schemes to improve the current strategies in mobile data offloading. The simulation results show admirable results in terms of message delivery and latency.

  • PDF

Low-Complexity Triple-Error-Correcting Parallel BCH Decoder

  • Yeon, Jaewoong;Yang, Seung-Jun;Kim, Cheolho;Lee, Hanho
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제13권5호
    • /
    • pp.465-472
    • /
    • 2013
  • This paper presents a low-complexity triple-error-correcting parallel Bose-Chaudhuri-Hocquenghem (BCH) decoder architecture and its efficient design techniques. A novel modified step-by-step (m-SBS) decoding algorithm, which significantly reduces computational complexity, is proposed for the parallel BCH decoder. In addition, a determinant calculator and a error locator are proposed to reduce hardware complexity. Specifically, a sharing syndrome factor calculator and a self-error detection scheme are proposed. The multi-channel multi-parallel BCH decoder using the proposed m-SBS algorithm and design techniques have considerably less hardware complexity and latency than those using a conventional algorithms. For a 16-channel 4-parallel (1020, 990) BCH decoder over GF($2^{12}$), the proposed design can lead to a reduction in complexity of at least 23 % compared to conventional architecttures.

로우듀티사이클 환경을 고려한 무선센서네트워크에서 데이터 전송지연을 향상한 그리디 포워딩 (Delay Improvement Greedy Forwarding in Low-Duty-Cycle Wireless Sensor Networks)

  • 최준성;;손민한;추현승
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2012년도 춘계학술발표대회
    • /
    • pp.609-611
    • /
    • 2012
  • 논문에서는 로우듀티사이클 환경을 고려하여 목적지까지 데이터 전송의 신뢰성뿐만 아니라 낮은 데이터 지연도 보장하는 DIGF (Delay Improvement Greedy Forwarding) 기법을 제안한다. 초기에 제안된 그리디 포워텅 기법들은 무선링크가 갖는 비신뢰성 및 비대칭성의 문제점을 해결하기 위해 데이터 전송 성공률과 에너지 효율을 높이는 기법이 제안되었다. 하지만 많은 그리디 포워텅 기법들은 노드들이 데이터를 송수신하기 위해 대기하고 있는 수신대기상태로 인한 많은 에너지 소모를 고려하지 않아 네트워크 라이프타임을 감소시킨다. 이러한 문제점을 해결하고자 제안기법인 DIGF는 무선링크의 비신뢰성과 비대칭성을 고려할 뿐만 아니라 로우듀티사이클 환경을 고려한다. 또한 로우듀티사이클 환경을 고려할 때 발생되는 높은 수면지연성 (Sleep latency) 을 해결하기 위한 알고리즘을 제안하여 낮은 전송지연과 신뢰성 있는 데이터 전송을 보장한다.