• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1983년도 추계학술발표회논문집
• /
• pp.81-84
• /
• 1983

A Discrete Hilbert transformer is studied and using the Charge Transfer Device. Error problem is discussed and compared with passive, active and digital H.T circuits.

• 한국정보통신학회논문지
• /
• 제2권3호
• /
• pp.439-446
• /
• 1998

본 논문에서는 다치 논리를 기본으로 한 SD 가산기 및 PD 가산기를 설계하였다. 전류 모드 CMOS 회로를 이용하여 다치 논리를 구현하였으며 부분곱으로 전압모드 CMOS 회로도 이용하였다. 설계된 회로에 대한 검증은 대부분 SPICE 시뮬레이션을 통해 확인하였다. 다치 부호를 적용한 SD(Signed-Digit) 수 표현을 사용하여 자리 올림 신호의 전송이 자리수에 관계없이 1단에서 실행되게 함으로써 병렬연산의 고속화를 가능하게 하였고, 또한 M개의 다 입력을 처리하는 가산기에서는 적당한 PD(Positive-digit) 수 표현을 사용하여 가산의 단수를 줄일 수 있으므로 연산의 고속화 및 고집적화를 가능하게 하였다.

• 한국정보통신학회논문지
• /
• 제3권1호
• /
• pp.235-244
• /
• 1999

본 논문에서는 새로운 동적 컴팩션(dynamic compaction) 알고리즘을 제안하고 이용하여 CMOS 디지털 회로의 IDDQ 테스트패턴 생성한다. 제안된 알고리즘은 프리미티브 게이트 내부에서 발생하는 GOS, 브리징 고장을 검출할 수 있는 프리미티브 고장패턴을 이용하여 초기 테스트패턴을 구하고, 초기 테스트패턴에 있을 수 있는 don't care(X)의 수를 줄여 테스트 패턴의 수를 감소시킨다. 그리고 난수와 4 가지 제어도(controllability)를 사용하여 백트레이스를 수행시키는 방법을 제안한다. ISCAS-85 벤치마크 회로를 사용하여 모의 실험한 결과 큰 회로에서 기존의 정적 컴팩션 알고리즘에 비하여 45% 이상 테스트패턴 수가 감소함을 확인하였다.

• 한국정보통신학회논문지
• /
• 제11권3호
• /
• pp.491-499
• /
• 2007

본 논문에서는 Reed-Muller 전개식에 의한 3치 논리 회로를 설계하는 한 가지 방법을 제시하였다. 제시된 3치 논리 회로의 설계 방법은 Reed-Muller 전개식의 계수에 대하여 모든 변수의 차수를 검사하여 RME 모듈(Reed-Muller Expansions module)의 수를 최소화하는 최적의 제어 입력 변수의 순서를 결정한다. 최적의 제어 입력 변수의 순서는 회로 비용 행렬의 계산에 사용되며, 이 회로 비용 행렬의 계산 결과를 이용하여 Reed-Muller 전개식에 의한 RME 모듈의 나무 구조의 3치 논리 회로를 설계한다. 제시된 방법은 최적 제어 입력 변수를 찾는데 유일하게 단위시간 내에 수행되며, 컴퓨터 프로그램이 가능하고, 프로그래밍 수행 시간이 $3^n$이다.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.613-623
• /
• 2011

본 논문에서는 Perfect Shuffle에 의한 5치 논리 회로의 구성에 관한 한 가지 방법을 제시하였다. 먼저, Perfect Shuffle 기법과 Kronecker 곱에 의한 5치 논리함수의 입출력 상호연결에 대하여 논하였고, GF(5)의 가산회로와 승산회로를 이용하여 5치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계하였다. 이 기본 셀들과 Perfect Shuffle과 Kronecker 곱에 의한 입출력 상호연결 방법을 이용하여 5치 Reed-Muller 전개식에 의한 5치 논리 회로를 구현하였다. 제시된 5치 Reed-Muller 전개식의 설계방법은 모듈구조를 기반으로 하여 행렬변환을 이용하므로 동일한 함수에 대하여 타 방법과 비교하여 간단하고 회로의 가산회로와 승산회로를 줄이는데 매우 효과적이다. 제안된 5치 논리회로의 설계방법은 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가진다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권5호
• /
• pp.640-648
• /
• 2014

Excessive power dissipation is one of the major issues in the testing of VLSI systems. Many techniques are proposed for scan test, but there are not so many for logic BIST because of its unmanageable randomness. This paper presents a novel low switching activity BIST scheme that reduces toggle frequency in the majority of scan chain inputs while allowing a small portion of scan chains to receive pseudorandom test data. Reducing toggle frequency in the scan chain inputs can reduce test power but may result in fault coverage loss. Allowing a small portion of scan chains to receive pseudorandom test data can make better uniform distribution of 0 and 1 and improve test effectiveness significantly. When compared with existing methods, experimental results on larger benchmark circuits of ISCAS'89 show that the proposed strategy can not only reduce significantly switching activity in circuits under test but also achieve high fault coverage.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.36-46
• /
• 2010

본 논문은 수 GHz를 상회하는 동작 주파수를 갖는 RF집적회로와 고속 디지털 인터페이스를 위한 ESD 보호회로의 다양한 설계방법을 기술한다. 입/출력에 상당한 양의 기생 커패시턴스를 가지는 ESD 보호소자는 입/출력 임피던스 매칭에 영향을 주며, 이득, 잡음 등의 RF특성을 열화시킨다. 본 논문에서는 이와 같은 ESD 보호소자의 악영향에 대해 분석하고, 이를 감쇄시킬 수 있는 방안을 논한다. 또한 RF 특성과 ESD 내성 측정을 통해 RF/ESD 병합설계 방법을 기존의 RF ESD 보호소자의 설계방법과 비교, 분석한다.

• 한국통신학회논문지
• /
• 제38C권9호
• /
• pp.787-796
• /
• 2013

고속 광 센싱과 송신기로부터 넓은 범위의 가시광 수신에 적합한 가시광 통신 응용 서비스를 위해서 본 논문에서는 캐리어 변조 기반 가시광 통신 방식을 생각하고 32.768 kHz 저주파 캐리어와 4 MHz 고주파 캐리어 변조 기반 가시광 통신 회로를 각각 설계와 구현하여 설계된 회로의 신호 파형을 관측한다. 또한 구현된 캐리어 변조 기반 가시광 통신 프로토타입을 사용하여 여러 가지 성능 실험도 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1488-1489
• /
• 2006

Gas Discharge Tubes (GDTs) are widely used as surge protectors for communication applications due to their small internal capacitance. In these days, however, they are mostly used in combined configurations, because the activation voltage required to initiate the discharge process in the GDTs for sufficient amount of time can be large enough to damage surge-sensitive protected circuits. For GDTs with a considerably high initial over-voltage value, we should limit the peak voltage using a TVS or filter. As for ZnO varistors, even though their performance for voltage restriction is excellent their applications in high-frequency communication circuits have been limited because of higher internal capacitance when compared to the GDTs. In order to develop a surge protector for communication applications by taking advantages of these two devices, we built a combination circuit that connects a GDT and a ZnO varistor along with a choke coil in common and differential modes. We describe how the applied SPDs operate in protection process steps with the actual data obtained from the residual voltage measurements at each step. The experiment results show that the surge voltage restriction with the choke coil is more effective in differential mode than in common mode.

• 전자공학회논문지SC
• /
• 제45권1호
• /
• pp.41-49
• /
• 2008

앞으로 conversions 시대의 도래와 진보된 기술 발전으로 인해 많은 기기들이 복잡해지고 또한 다양해지고 있음에 이처럼 다양하고 복잡한 기기들이 정밀하고 정확한 결과를 나타내기 위해 센서의 보다 더 정확하고 저전력의 Sensor들이 필요하게 되었다. 본 논문의 목적은 센서 네트워크를 위한 Fault tolerance와 Feedback 이론 그리고 무선 네트워크를 통해 에너지 효율성이 높은 MEMS 회로를 제안한다. 시스템은 휴무상태를 이용, 사용하지 않는 설정으로 전력소비를 줄이기 위해 가능한 한 독립적인 센서 통신 구현하였으며, 최소한의 하위 회로 수를 요구한다. 이러한 기술은 관리적인 측면의 제어와 하드웨어적 요구, 시간, 상호작용적 문제를 줄여 시스템 실행에 영향을 끼치며 개발된 센서에 의한 Moving Distance별 Product를 조사하여 시스템효율을 비교하였다. 이 시스템은 응용을 위해 디자인 되어 있지만 이 시스템은 "유비쿼터스 시티", "공장 자동화 공정", "실시간 처리 시스템" 등에서 많은 일상 환경과 생산 환경에 적용될 수 있을 것이다.