• 대한전자공학회논문지TC
• /
• 제46권3호
• /
• pp.40-47
• /
• 2009

본 논문에서는 W-CDMA 기지국용 envelope tracking 전력 증폭기의 선형성 특성을 개선하는 새로운 드레인 바이어스 기법을 제안한다. 기존의 envelope tracking 전력 증폭기에서 드레인 바이어스 전압은 트랜지스터의 문턱전압 근처까지 감소하여 선형성 특성이 크게 나빠진다. 이 문제를 해결하기 위해서 본 연구에서는 입력 신호가 작을 때는 드레인 바이어스 전압이 고정된 class AB로 동작하게 하고 입력 신호가 클 때는 envelope tracking 동작을 하도록 하는 방법을 제안한다. 또한, envelope tracking 동작에서 신호의 왜곡을 줄이도록 드레인 바이어스 전압과 입력 신호의 관계를 새로이 구한다. 제안된 기법의 효과를 검증하기 위하여 class AB Si-LDMOS 전력 증폭기를 사용하여 W-CDMA envelope tracking 전력 증폭기를 설계하였다. 제안된 드레인 바이어스 기법은 평균 효율을 저하시키지 않으면서 선형성 특성을 크게 개선하여 추가의 선형화 기법 없이도 W-CDMA 기지국용 전력 증폭기의 선형성 사양을 만족시키는 것을 시뮬레이션을 통해 확인하였다.

• ETRI Journal
• /
• 제35권2호
• /
• pp.226-233
• /
• 2013

This paper presents a two-stage power-efficient class-AB operational transconductance amplifier (OTA) based on an adaptive biasing circuit suited to low-power dissipation and low-voltage operation. The OTA shows significant improvements in driving capability and power dissipation owing to the novel adaptive biasing circuit. The OTA dissipates only $0.4{\mu}W$ from a supply voltage of ${\pm}0.6V$ and exhibits excellent high driving, which results in a slew rate improvement of more than 250 times that of the conventional class-AB amplifier. The design is fabricated using $0.18-{\mu}m$ CMOS technology.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.276-282
• /
• 2015

지금까지 LDMOS를 사용한 전력증폭기는 AB-급 및 도허티 방식으로 60 MHz 대역폭의 협대역에서 55 %의 효율을 보여주고 있으나, 기지국의 전력증폭 모듈의 RRH의 적용에 따라 100 MHz 이상의 대역폭 확장과 60 % 이상의 고효율 전력증폭기를 요구하고 있으므로, 본 연구에서는 GaN 소자를 이용하여 2차 고조파 부하가 순수한 리액턴스 성분만을 포함하고, 광대역 특성을 갖도록 출력단 정합회로를 최적화하여 J-급 전력증폭기를 설계하였다. 측정 결과, W-CDMA 주파수 대역을 포함한 1.6~2.3 GHz에서 연속파 신호를 입력하였을 때 60~75 %의 전력 부가 효율 특성을 갖는 45 W급 J-급 전력증폭기를 구현하였다.

• 한국정보통신학회논문지
• /
• 제2권2호
• /
• pp.249-258
• /
• 1998

이동통신에서, 신호의 페이딩을 보상하기 위하여 pilot symbol assisted modulation (PSAM)에 대한 많은 연구가 진행 되어왔다. 본 논문에서는 최대비합성 다이버시티를 사용하는 PSA-QAM에서 전력증폭기 비선형성 의 효과를 분석하였다. 먼저, PSAM성능의 한계를 구하기 위하여, 페이딩에 대한 완벽한 정보가 주어진 상태에서 최대비합성 다이버시티를 갖는 QAM의 이론적 성능을 분석하였다. 실제 PSAM에서, 페이딩에 대한 정보는 파일럿 심볼의 보간에 의하여 얻어진다. 오차의 평균전력을 최소화하는 보간필터를 사용하여 필터의 탭수, 파일럿 심볼 프레임 주기, 도플러 주파수가 성능에 미치는 영향을 분석하였다. 비선형 전력증폭기 AB, B, C급 의 AM/AM, AM/PM 특성을 성능분석 에 고려하였다. 비선형 보상기술인 Cartesian Feedback Loop (CFB) 이용하여 AWGN 채널과 Rayleigh 페이딩 채널에서 비선형 전력증폭기 종류에 따른 성능변화를 나타내었다.

• ETRI Journal
• /
• 제39권1호
• /
• pp.51-61
• /
• 2017

This paper demonstrates a systematic approach for the design of broadband, high efficiency, high power, Class-AB RF amplifiers with high gain flatness. It is usually difficult to simultaneously achieve a high gain flatness and high efficiency in a broadband RF power amplifier, especially in a high power design. As a result, the use of a computer-aided simulation is most often the best way to achieve these goals; however, an appropriate initial value and a systematic approach are necessary for the simulation results to rapidly converge. These objectives can be accomplished with a minimum of trial and error through the following techniques. First, signal gain variations are reduced over a wide bandwidth using a proper pre-matching network. Then, the source and load impedances are satisfactorily obtained from small-signal and load-pull simulations, respectively. Finally, two high-order Chebyshev low-pass filters are employed to provide optimum input and output impedance matching networks over a bandwidth of 100 MHz-500 MHz. By using an EM simulation for the substrate, the simulation results were observed to be in close agreement with the measured results.

• 한국항행학회논문지
• /
• 제21권1호
• /
• pp.66-71
• /
• 2017

본 논문은 입자 가속기에 이용되는 165 MHz, 5 kW 고전력 증폭기의 제작에 대한 내용을 서술하였다. 이 고전력 증폭기 구성은 주 증폭기를 구동할 수 있는 드라이브 증폭기 모듈, 16개의 600 W 클래스 AB 푸쉬풀 증폭기 모듈 그리고 이 모듈 출력을 분배 또는 결합하기 위해 집중소자 LC로 구현한 입출력의 윌킨슨 결합기로 구성되어 있다. 그리고 정상적인 출력과 부하에서 반사되는 전력을 감시하여 증폭기를 보호하기 위한 방향성 결합기가 구성되어있으며, 600 W 주 증폭기는 입력전원에 의해서 발생되는 열을 방출시키기 위해서 방열판 밑에 물을 통과시키는 관을 넣어 방열하는 워터 쿨링 방법을 사용하였다. 여기서 구현된 증폭기는 중심주파수 165 MHz에서 포화 전력레벨이 5.0 kW 출력레벨에서 62.5 %의 효율을 얻었다.

• 전자공학회논문지B
• /
• 제33B권3호
• /
• pp.47-55
• /
• 1996

An optical transmitter, which is a key component of the optical transmission system, converts the electrical signal to optical signal and consists of a high-speed current-pulse driver for laser diode and low-speed feedback loops that stabilize optical power against aging, power supply voltage fluctuations, and ambient temperature changes. In this paper, the power-stabilizing part, which forms the bulk of the optical transmitter circuitry was designed in integrted circuits. Operational amplifiers and reference voltage generation circuits, which were identified as key building blocks for the power-stabilizing feedback loops, were designed and were subsequently verified through HSPICE simulations. The designed operational amplifier consists of a two-stage folded cascode amplifier and class AB output stage, whereas the reference voltage is obtained by bandgap reference circuits. Finally the power-stabilizing circuitry was laid out based on 3\mu$m CMOS design rules for fabrication.

• Journal of electromagnetic engineering and science
• /
• 제14권4호
• /
• pp.376-381
• /
• 2014

We present a CMOS rail-to-rail class-AB amplifier using dynamic current biasing to improve the delay response of the error amplifier in a low-dropout (LDO) regulator, which is a building block for a wireless power transfer receiver. The response time of conventional error amplifiers deteriorates by slewing due to parasitic capacitance generated at the pass transistor of the LDO regulator. To enhance slewing, an error amplifier with dynamic current biasing was devised. The LDO regulator with the proposed error amplifier was fabricated in a $0.35-{\mu}m$ high-voltage BCDMOS process. We obtained an output voltage of 4 V with a range of input voltages between 4.7 V and 7 V and an output current of up to 212 mA. The settling time during line transient was measured as $9{\mu}s$ for an input variation of 4.7-6 V. In addition, an output capacitor of 100 pF was realized on chip integration.

• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.16-26
• /
• 2011

This paper presents high power and high efficiency Doherty amplifiers for 2.345 GHz wireless broadband (WiBro) applications that use a Nitronex 125-W ($P_{3dB}$) GaN high electron mobility transistor (HEMT). Two- and three-way Doherty amplifiers and a saturated Doherty amplifier using Class-F circuitry are implemented. The measured result for a center frequency of 2.345 GHz shows that the two-way Doherty amplifier attains a high $P_{3dB}$ of 51.5 dBm, a gain of 12.5 dB, and a power-added efficiency (PAE) improvement of about 16 % compared to a single class AB amplifier at 6-dB back-off power region from $P_{3dB}$. For a WiBro OFDMA signal, the Doherty amplifier provides an adjacent channel leakage ratio (ACLR) at 4.77 MHz offset that is -33 dBc at an output power of 42 dBm, which is a 9.5 dB back-off power region from $P_{3dB}$. By employing a digital pre-distortion (DPD) technique, the ACLR of the Doherty amplifier is improved from -33 dBc to -48 dBc. The measured result for the same frequency shows that the three-way Doherty amplifier, which has a $P_{3dB}$ of 53.16 dBm and a gain of 10.3 dB, and the saturated Doherty amplifier, which has a $P_{3dB}$ of 51.1 dBm and a gain of 10.3 dB, provide a PAE improvement of 11 % at the 9-dB back-off power region and 7.5 % at the 6-dB back-off region, respectively, compared to the two-way Doherty amplifier.

• 전자공학회논문지
• /
• 제50권4호
• /
• pp.43-51
• /
• 2013

디지털 보청기에 적합한 저전력 3차 델타-시그마 모듈레이터를 설계하였다. 적분기의 출력 스윙을 최소화 하도록 모듈레이터 구조의 계수를 최적화하고, AB급 출력단을 갖는 2단 연산증폭기와 switched-capacitor 구조를 사용하여 전력소모를 최소화 하였다. 본 모듈레이터는 130nm CMOS 공정을 이용하여 제작되었으며, 샘플링 주파수가 3.2MHz일 때 100Hz-10kHz의 신호대역에서 79dB의 SNR(Signal-to-Noise Ratio)이 측정되었다. 전력소모는 1.2V 전원전압에서 $60{\mu}W$에 불과하며 A/D 변환기 코어의 크기는 $0.53mm{\times}0.53mm$ 이다.