• 대한전자공학회논문지SD
• /
• 제44권9호
• /
• pp.25-33
• /
• 2007

본 논문에서는 높은 격리특성과 광대역 특성을 갖고 IF 발룬을 필요로 하지 않는 94 GHz MIMIC(Millimeter-wave Monolithic Integrated Circuit) single balanced cascode 믹서를 설계 및 제작하였다. 또한 믹서의 높은 격리특성과 광대역 특성을 위한 94 GHz 대역의 3 dB tandem 커플러를 설계 및 제작하였다. MIMIC single balanced cascode 믹서는 $0.1{\mu}m$ InGaAs/InAlAs/GaAs Metamorphic HEMT(High Electron Mobility Transistor)를 이용하여 설계 및 제작되었다. 제작된 MHEMT는 드레인 전류 밀도 665 mA/mm, 최대 전달컨덕턴스(Gm)는 691 mS/mm를 얻었으며, RF 특성으로 $f_T$는 189 GHz, $f_{max}$는 334 GHz의 양호한 성능을 나타내었다. 94 GHz MIMIC 믹서의 개발을 위해 MHEMT의 비선형 모델과 CPW 라이브러리를 구축하였으며, 이를 이용하여 MIMIC 믹서를 설계하였다. 설계된 믹서는 본 연구에서 개발된 MHEMT MIMIC 공정을 이용해 제작되었다. 94 GHz MIMIC single balanced cascode 믹서의 측정결과 변환손실 특성은 LO 신호의 크기가 10.9 dBm 일 때 94 GHz에서 9.8 dB의 양호한 특성을 나타내었다. 제작된 믹서의 LO-RF 격리도는 94 GHz에서 29.5 dB 그리고 100 GHz에서 39.5 dB의 측정 결과를 얻었다. 또한 제작된 믹서는 외부의 IF 발룬을 필요하지 않아 소형화가 가능하다. 본 논문에서 설계 및 제작된 94 GHz MIMIC single balanced cascode믹서는 기존의 balanced 믹서와 비교하여 높은 격리 특성을 나타내었다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2395-2402
• /
• 2013

본 논문에서는 40MHz의 대역폭과 개선된 선형성을 가지는 active-RC channel selection filter (CSF)가 제안된다. 제안되는 CSF는 5차 butterworth 필터로써 한 단의 1차 low pass 필터와 두 단의 biquad 기반의 2차 low pass 필터, 그리고 DC offset 제거를 위한 DC 피드백 회로로 구성된다. CSF의 선형성을 개선하기 위해 스위치로 사용되는 MOSFET의 body를 source 노드로 연결한다. 설계된 CSF의 대역폭은 10MHz, 20MHz, 그리고 40MHz로 선택될 수 있으며, 전압 이득은 0dB에서 24dB까지 6dB의 단위로 조정된다. 제안된 CSF는 1.2V 40nm의 1-poly 8-metal CMOS 공정에서 설계된다. 설계된 CSF가 40MHz의 대역폭과 0dB의 gain을 가질 때, OIP3는 31.33dBm이고 in-band ripple은 1.046dB, IRN는 39.81nV/sqrt(Hz)로 시뮬레이션 검증되었다. CSF의 면적과 전력소모는 각각 $450{\times}210{\mu}m^2$와 6.71mW 이다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2273-2280
• /
• 2013

본 논문에서는 차세대 항공 감시시스템에 대하여 소개하고, 지상국 수신기 전단부 저잡음 증폭기 설계에 관하여 연구하였다. 국제 표준 문서와 기존 제품의 성능을 고려하여 수신감도, 신뢰성 등이 경쟁력 있게 전체 시스템을 링크 버짓 하였으며, 이에 적합한 저잡음 증폭기를 얻기 위해 이득, 이득 평탄도, 반사손실 등을 최적이 되도록 설계 규격을 결정하였다. 설계시 저전력, 저잡음, 고이득 특성에 적합한 바이어스 회로를 구성하였으며, 최적 설계 후 실시한 모의실험 결과로 이득은 16.24dB, 잡음지수는 0.36dB, 입출력 반사손실은 각각 -18dB와 -28dB, 주파수 안정도는 1.11을 얻었고, 제작 후 측정 결과는 이득 17dB, 잡음지수 0.51dB, 이득 평탄도 0.23dB, 입출력 반사손실은 각각 -18.28dB, -24.50dB로 전체 시스템 구성에 적합한 결과를 얻었다.

• 전기전자학회논문지
• /
• 제16권1호
• /
• pp.28-33
• /
• 2012

최근 모바일 기기의 수요의 증가와 더불어 다양한 멀티미디어 기능을 요구함에 따라 배터리 사용시간이 줄어들고 있다. 이에 따라 배터리 사용시간을 늘이기 위한 여러 가지 방법들이 제안되고 있다. 이러한 방법을 구현하기 위해서는 배터리 상태를 정확히 알아야 하며, 이를 위한 고해상도 아날로그-디지털 변환기를 필요로 하게 된다. 기존의 integrating sigma-delta ADC의 경우, 초기화-시간 변환시간을 해상도로 변환을 하지 않는 단점이 있다. 이런 단점으로 인해 bit수에 해당되는 모든 디지털 값을 표현 할 수 없게 된다. 위와 같은 단점을 보완하기 위해 본 논문에서는 올림/내림 계수기를 사용함으로써 초기화-시간 변환시간을 해상도로 변환을 하지 않고도 bit수에 해상되는 모든 디지털 값을 표현 가능하게 하였다. 이로 인해 기존 변환기의 시뮬레이션 결과에 비해 향상된 SDNR을 보여주었다. 또한 휴대용 배터리 관리 시스템에 적합하도록 저전력으로 설계를 진행 하였으며, 0.35-um 공정으로 제작이 이루어졌다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1104-1112
• /
• 2013

본 논문에서는 감지기에서 특정 거리만큼 떨어진 곳에 버블 형태의 감지 영역을 형성하는 새로운 버블형 동작 감지기를 위해 나노초의 발진 기동 시간과 8.35 GHz의 중심주파수를 가지는 광대역 콜피츠 전압제어발진기를 설계 및 제작하였다. 전압제어발진기는 HEMT 소자 및 콜피츠 궤환 구조를 이용한 부성 저항부와 바랙터 다이오드 및 단락된 마이크로스트립 분기 선로를 이용한 공진부로 구성되었다. 패키지된 트랜지스터의 기생 인덕턴스로 인해 8.1 GHz에서 용량성 값에서 유도성 값으로 변하는 부성 저항부의 리액턴스 변화는 마이크로스트립 분기 선로와 직렬 캐패시터를 이용하여 보상하였다. 부성 저항 값을 결정하는 궤환 캐패시터들의 값을 조정함으로써 부성 저항 값 변화에 따른 발진 기동 시간 개선 여부와 부성 저항부의 입력 리액턴스 기울기 변화에 따른 대역폭 개선 여부도 조사되었다. 제작된 전압제어발진기는 2.3 GHz(28 %)의 튜닝 대역폭과 4.1~7.5 dBm의 출력 전력, 그리고 2 nsec 이하의 발진 기동 시간을 가지는 것으로 측정되었다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1022-1027
• /
• 2003

The Motion controllers provide the sophisticated performance and enhanced capabilities we can see in the movements of robotic systems. Several types of motion controllers are available, some based on the kind of overall control system in use. PLC (Programmable Logic Controller)-based motion controllers still predominate. The many peoples use MCU (Micro Controller Unit)-based board level motion controllers and will continue to in the near-term future. These motion controllers control a variety motor system like robotic systems. Generally, They consist of large and complex circuits. PLC-based motion controller consists of high performance PLC, development tool, and application specific software. It can be cause to generate several problems that are large size and space, much cabling, and additional high coasts. MCU-based motion controller consists of memories like ROM and RAM, I/O interface ports, and decoder in order to operate MCU. Additionally, it needs DPRAM to communicate with host PC, counter to get position information of motor by using encoder signal, additional circuits to control servo, and application specific software to generate a various velocity profiles. It can be causes to generate several problems that are overall system complexity, large size and space, much cabling, large power consumption and additional high costs. Also, it needs much times to calculate velocity profile because of generating by software method and don't generate various velocity profiles like arbitrary velocity profile. Therefore, It is hard to generate expected various velocity profiles. And further, to embed real-time OS (Operating System) is considered for more reliable motion control. In this paper, the structure of chip-based precision motion controller is proposed to solve above-mentioned problems of control systems. This proposed motion controller is designed with a FPGA (Field Programmable Gate Arrays) by using the VHDL (Very high speed integrated circuit Hardware Description Language) and Handel-C that is program language for deign hardware. This motion controller consists of Velocity Profile Generator (VPG) part to generate expected various velocity profiles, PCI Interface part to communicate with host PC, Feedback Counter part to get position information by using encoder signal, Clock Generator to generate expected various clock signal, Controller part to control position of motor with generated velocity profile and position information, and Data Converter part to convert and transmit compatible data to D/A converter.

• 대한전자공학회논문지TC
• /
• 제40권11호
• /
• pp.51-62
• /
• 2003

본 논문에서는 역추적 비터비 디코더의 순서적 역방향 상태천이 제어에 의한 새로운 생존 메모리 제어와 복호기법을 제안한다. 비터비 알고리즘은 채널오류의 검출과 정정을 위한 부호기의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있는 비터비 디코더에서 처리속도의 향상과 함께 VLSI 칩 설계시 점유면적의 삭감을 통한 칩 사이즈의 축소 및 소비전력의 저감 등을 달성하기 위해서는 새로운 구조의 ACS 및 생존 메모리 제어에 관한 연구가 요구되고 있다. 이를 해결하기 위한 하나의 방안으로, 본 논문에서는 역추적 기법에 의한 복호과정에서 역방향 상태천이의 연속적인 제어에 의한 자동 복호 알고리즘을 제안한다. 제안방식은 기존의 방법에 비해 전체 메모리 사용량이 적을 뿐만 아니라 구조가 간단하다. 또한, 메모리 억세스 제어를 위한 주변 회로구성이 필요 없고, 메모리 억세스를 위한 대역폭을 줄일 수 있어 칩 설계시 area-efficiency가 높고 소비전력이 적어지는 특성이 있다 시스톨릭 어레이 구조 형태를 갖는 병렬처리 구성과, 채널잡음을 포함한 수신 데이터로부터의 복호와 구체적인 응용 시스템에 적용한 결과를 제시한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.154.2-154.2
• /
• 2016

In this work, we introduce a solution-processed CdS interlayer for use in inverted bulk heterojunction (BHJ) solar cells, and compare this material to a series of standard organic and inorganic cathode interlayers. Different combinations of solution-processed CdS, ZnO and conjugated polyelectrolyte (CPE) layers were compared as cathode interlayers on ITO substrates to construct inverted solar cells based on $PTB7:PC_{71}BM$ and a $P3HT:PC_{61}BM$ as photoactive layers. Introduction of a CdS interlayer significantly improved the power conversion efficiency (PCE) of inverted $PTB7:PC_{71}BM$ devices from 2.0% to 4.9%, however, this efficiency was still fairly low compared to benchmark ZnO or CPE interlayers due to a low open circuit voltage ($V_{OC}$), stemming from the deep conduction band energy of CdS. The $V_{OC}$ was greatly improved by introducing an interfacial dipole (CPE) layer on top of the CdS layer, yielding outstanding diode characteristics and a PCE of 6.8%. The best performing interlayer, however, was a single CPE layer alone, which yielded a $V_{OC}$ of 0.727 V, a FF of 63.2%, and a PCE of 7.89%. Using $P3HT:PC_{61}BM$ as an active layer, similar trends were observed. Solar cells without the cathode interlayer yielded a PCE of 0.46% with a poor $V_{OC}$ of 0.197 V and FF of 34.3%. In contrast, the use of hybrid ZnO/CPE layer as the cathode interlayer considerably improved the $V_{OC}$ of 0.599 V and FF of 53.3%, resulting the PCE of 2.99%. Our results indicate that the CdS layer yields excellent diode characteristics, however, performs slightly worse than benchmark ZnO and CPE layers in solar cell devices due to parasitic absorption below 550 nm. These results suggest that the hybrid inorganic/organic interlayer materials are promising candidates as cathode interlayers for high efficiency inverted solar cells through the modification of interface contacts.

• 해양환경안전학회지
• /
• 제21권1호
• /
• pp.97-102
• /
• 2015

전남 인근해역에서 많이 사용하는 어로 작업에 사용하는 연승기는 전동기와 2개의 디스크 롤러를 결합하여 1톤 미만의 소형 어선에서 많이 활용하고 있다. 연승기의 작업특성상 연승줄을 끌어 올릴 때 많은 부하가 필요하므로 연승기의 전동기도 단방향으로만 속도 조절을 하면 된다. 본 논문에서는 1톤 미만의 어선의 연승기에 주로 사용되는 400W 용량의 직류전동기를 대상으로 제어 회로를 구성하였으며, 연승기 전동기의 단방향 속도제어를 위해 PWM 전용칩, Half bridge driver 및 MOSFET를 이용하여 제어기를 제작하였다. 또한 현재 사용중인 대분분의 연승기에 빠져있는 배터리 잔량표시기, 배터리 과방전 방지 장치 및 배터리 결선 오류 방지기능 등의 보호기능을 부가하여 사용자 편의를 강화하였다. 이로 인해 배터리 전압이 11.5V 이하가 되면 전동기는 자동을 동작을 정지하여 배터리의 과방전을 막을 수 있었고, 어선 작업자의 빈번한 배터리 결선 실수를 방지하여 컨트롤러의 안전한 사용이 가능토록 하였다. 이러한 연승기를 실제 어로 작업에 시험운전결과 매우 양호하게 동작함을 확인할 수 있었다.

• 전기화학회지
• /
• 제18권1호
• /
• pp.38-44
• /
• 2015

본 총설은 다공성의 메조포러스 이산화티타늄 박막을 기반으로 하는 양자점-감응 태양 전지의 최근 발전 과정에 대해 정리하였다. 나노스케일의 무기물 양자점이 가지는 본질적 특성에 기반하고 다양한 양자점 구성 물질을 이용하여, 용액-공정 기반의 다양한 3세대 박막 태양전지를 만들 수 있었다. 양자점 감응제는 준비하는 방법에 따라 크게 2가지로 나눌 수 있는데, 첫 번째는 콜로이드 형태로 용액상에서 준비한 다음 $TiO_2$ 표면에 붙이는 것이고 두 번째는 양자점 전구체가 녹아있는 화학조를 이용하여 직접 $TiO_2$ 표면에 성장시키는 것이다. 폴리썰파이드 전해질을 사용하여, 콜로이드 양자점 감응제의 경우는 최근 들어 정밀한 조성 조절을 통하여 전체 광전 변환효율이 ~7%에 이르렀고 화학조 침전법을 이용하여 준비된 대표적 감응제인 CdS/CdSe는 ~5%의 효율을 보이고 있다. 앞으로는 지금까지 보고된 양자점 감응제의 뛰어난 광전류 생성 능력을 유지하면서, 새로운 정공 전달체의 개발 및 계면 조절을 통한 개방 전압과 채움 상수의 개선을 통한 효율 증가 및 안정성에 관한 체계적 연구가 필요한 상황이다.