• 마이크로전자및패키징학회지
• /
• 제24권2호
• /
• pp.11-15
• /
• 2017

실리콘 칩을 적층하는 3D 멀티 플립칩 패키지의 경우 방열문제가 대두됨에 따라 접착 접합부의 열전도도 향상이 요구되고 있다. 본 연구에서는 플립칩 본딩용 비전도성 접착제(NCP)에 있어서 알루미나 필러의 첨가가 NCP의 물성 및 열전도도에 미치는 영향을 조사하였다. 알루미나 필러는 미세피치 플립칩 접속을 위해 평균입도 400 nm의 미세분말을 사용하였다. 알루미나 필러 함량이 0~60 wt%까지 증가함에 따라 60 wt% 첨가 시 0.654 W/mK에 도달하였다. 이는 동일 첨가량 실리카의 0.501 W/mK보다는 높은 열전도도이지만, 동일 함량의 조대한 알루미나 분말을 첨가한 경우에 비해서는 낮은 열전도도로, 미세 플립칩 본딩을 위해 입도가 미세한 분말을 첨가하는 것은 열전도도에 있어서는 불리한 효과로 작용함을 알 수 있었다. NCP의 점도는 40 wt% 이상에서 급격히 증가하는 현상을 나타내었는데, 이는 미세 입도에 따른 필러 간 상호작용의 증가에 기인하는 것으로, 미세피치 플립칩 본딩을 위해 열전도도가 우수한 미세 알루미나 분말을 사용하기 위해서는 낮은 점도를 유지하면서 필러 첨가량을 증가시킬 수 있는 분산방안이 필요한 것으로 판단되었다.

• 마이크로전자및패키징학회지
• /
• 제16권3호
• /
• pp.39-43
• /
• 2009

본 연구에서는 언더필 공정에서 플립칩과 기판사이의 모세관 작용에 의한 언더필 유동 경향에 대해 살펴보고, 언더필의 점도와 토출 위치에 따른 언더필 유동특성에 대해 살펴보았다. 플립칩의 사이즈는 $5mm{\times}5mm{\times}0.65^tmm$이며, 솔더 범프의 직경은 100 ${\mu}m$, 피치(pitch)간격은 150 ${\mu}m$, 총 1024 I/O(Input/Output)단자의 Full Grid 형태의 플립칩을 사용하였다. 기판으로 투명한 글래스 기판을 사용하였으며 플립칩 패키징의 접합 높이는 50 ${\mu}m$으로 제작하였다. 언더필의 점도 및 토출 위치가 유동특성에 미치는 영향을 살펴보기 위해, 세 종류의 점도 특성($2000{\sim}3700$cps)을 가지는 언더필과 토출 위치를 모서리와 중앙부위로 설정하였다. 언더필의 유동특성 및 충진 시간(filling time)은 CCD카메라를 사용하여 관찰하였다. 실험 결과, 언더필은 솔더 범프에 의한 유동 저항으로 인하여 가장자리 효과(edge effect)가 나타나 칩의 양쪽 측면 유동이 더 빠르게 진전되는 것을 알 수 있었다. 또한, 중앙 부위에서 토출한 경우에 비해 모서리에서 토출한 경우가, 가장자리 효과가 크고 이로 인해 칩의 양쪽 측면 유동이 더 빠르게 진전되어 충진 시간이 더 빠르다는 것을 알 수 있었다. 또한, 점도가 낮을수록, 언더필 유동이 빠르고 가장자리 효과가 크게 나타나며 전체 충진 시간이 감소됨을 알 수 있었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2004년도 ISMP Pb-free solders and the PCB technologies related to Pb-free solders
• /
• pp.233-241
• /
• 2004

A new alloy definition will be presented concerning increasing demands for the board level reliability of miniaturized interconnections. The damage mechanism for LFBGA components on different board finishes is not quite understood. Further demands from mobile phones are the drop test, characterizing interface performance of different package constructions in relation to decreased pad constructions and therefore interfaces. The paper discusses the characterization of interfaces based on SnPb, SnPbXYZ, SnAgCu and SnAgCuInNd ball materials and SnAgCuInNd as solder paste, the stability after accelerated tests and the description of modified interfaces strictly related to the assembly conditions, dissolution behavior of finishes on board side and the influence of intermetallic formation. The type of intermetallic as well as the quantity of intermetallics are observed, primaliry the hardness, E modules describing the ability of strain/stress compensation. First results of board level reliability are presented after TCT-40/+150. Improvement steps from the ball formulation will be discussed in conjunction to the implementation of lead free materials In order to optimize ball materials for area array devices accelareted aging conditions like TCTs were used to analyze the board level reliability of different ball materials for BGA, LFBGA, CSP, Flip Chip. The paper outlines lead-free ball analysis in comparison to conventional solder balls for BGA and chip size packages. The important points of interest are the description of processability related to existing ball attach procedures, requirements of interconnection properties and the knowledge gained the board level reliability. Both are the primary acceptance criteria for implementation. Knowledge about melting characteristic, surface tension depend on temperature and organic vehicles, wetting behavior, electrical conductivity, thermal conductivity, specific heat, mechanical strength, creep and relaxation properties, interactions to preferred finishes (minor impurities), intermetallic growth, content of IMC, brittleness depend on solved elements/IMC, fatigue resistance, damage mechanism, affinity against oxygen, reduction potential, decontamination efforts, endo-/exothermic reactions, diffusion properties related to finishes or bare materials, isothermal fatigue, thermo-cyclic fatigue, corrosion properties, lifetime prediction based on board level results, compatibility with rework/repair solders, rework temperatures of modified solders (Impurities, change in the melting point or range), compatibility to components and laminates.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2004년도 ISMP Pb-free solders and the PCB technologies related to Pb-free solders
• /
• pp.211-219
• /
• 2004

A new alloy definition will be presented concerning increasing demands for the board level reliability of miniaturized interconnections. The damage mechanism for LFBGA components on different board finishes is not quite understood. Further demands from mobile phones are the drop test, characterizing interface performance of different package constructions in relation to decreased pad constructions and therefore interfaces. The paper discusses the characterization of interfaces based on SnPb, SnPbXYZ, SnAgCu and SnAgCuInNd ball materials and SnAgCuInNd as solder paste, the stability after accelerated tests and the description of modified interfaces stric시y related to the assembly conditions, dissolution behavior of finishes on board side and the influence of intermetallic formation. The type of intermetallic as well as the quantity of intermetallics are observed, primaliry the hardness, E modules describing the ability of strain/stress compensation. First results of board level reliability are presented after TCT-40/+150. Improvement steps from the ball formulation will be discussed in conjunction to the implementation of lead free materials. In order to optimize ball materials for area array devices accelareted aging conditions like TCTs were used to analyze the board level reliability of different ball materials for BGA, LFBGA, CSP, Flip Chip. The paper outlines lead-free ball analysis in comparison to conventional solder balls for BGA and chip size packages. The important points of interest are the description of processability related to existing ball attach procedures, requirements of interconnection properties and the knowledge gained the board level reliability. Both are the primary acceptance criteria for implementation. Knowledge about melting characteristic, surface tension depend on temperature and organic vehicles, wetting behavior, electrical conductivity, thermal conductivity, specific heat, mechanical strength, creep and relaxation properties, interactions to preferred finishes (minor impurities), intermetallic growth, content of IMC, brittleness depend on solved elements/IMC, fatigue resistance, damage mechanism, affinity against oxygen, reduction potential, decontamination efforts, endo-/exothermic reactions, diffusion properties related to finishes or bare materials, isothermal fatigue, thermo-cyclic fatigue, corrosion properties, lifetime prediction based on board level results, compatibility with rework/repair solders, rework temperatures of modified solders (Impurities, change in the melting point or range), compatibility to components and laminates.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1081-1090
• /
• 2013

본 논문에서는 C-대역에서 입출력 정합 회로가 패키지에 내장된 10 W급 내부 정합 증폭기 설계 및 제작을 하였다. 전력증폭기 설계에 사용한 트랜지스터로 GaAs pHEMT bare-chip을 사용하였다. 트랜지스터 패드 위치와 커패시터 크기를 고려한 와이어 본딩 해석으로 정확도 높은 설계를 하였다. 패키지와 정합 회로를 함께 EM simulation하여 패키지가 정합 회로에 미치는 영향을 해석하였다. 2-tone 측정 시 memory effect로 인해 발생되는 IMD3의 비대칭성을 줄이기 위한 memory effect 감쇄 바이어스 회로를 제안 및 설계하였다. 측정 결과, 7.1~7.8 GHz 대역에서 $P_{1dB}$는 39.8~40.4 dBm, 전력 이득은 9.7~10.4 dB, 효율은 33.4~38.0 %을 얻었고, 제안된 memory effect 감쇄 바이어스 회로로 IMD3(Upper)와 IMD3(Lower)차는 0.76 dB 이하를 얻었다.

• 조명전기설비학회논문지
• /
• 제28권7호
• /
• pp.1-12
• /
• 2014

This paper is proposed to design the new heat-sink apparatus for improving the heat transfer characteristics in the power LED chip, and results of the operation characteristics were discussed. The core design is that the soldering through-hole on the FR-4 PCB board is formed to the effective heat transfer. That is directly filled with Ag-nano materials, which shows the high thermal conductivity. The heat transfer medium consisting of Ag-nano materials is classified into two structures. Mediums are called as the heat slug and the multi-pin in this work. The heat of the high temperature generated from the LED chip was directly transferred to the heat slug of the one large size. And the accumulated heat from the heat slug was quickly dissipated by the medium of the multi-pin, which is the same body with the heat slug. This multi-pin was designed for the multi-dissipation of heat by increasing the surface areas with a little pins. Subsequently, the speed of the heat transfer with this new heat-sink apparatus is three times faster than the conventional heat-sink. Therefore, the efficiency of the illuminating light will be improved by adapting this new heat-sink apparatus in the large area's LED.

• Transactions on Electrical and Electronic Materials
• /
• 제16권4호
• /
• pp.201-205
• /
• 2015

This paper dealt with the condensing technology of an LED light source that uses a parabolic reflector to replace a searchlight equipped with a xenon lamp. A ray-tracing simulation was conducted to analyze the influence of the diameter of the reflector and the size of the light source on light condensing. The combination of a parabolic reflector with a diameter of 620 mm and a focal distance of 220 mm, and a 9 mm multi-chip package (MCP) with a luminous flux of 7,000 lm showed the narrowest beam angle. The luminous intensity at the center was measured at 7.7×10⁶ cd. The distance between the light source and the point where the illuminance was 1 lx was calculated to be 2.8 km. The power consumption of the system was 95 W, which is only 9.5% of that of the 1 kW xenon searchlight, and the beam angle was 1.03°. In a site experiment, it was confirmed that the light ray reflected from the LED searchlight proceeds forward without any diffusion because of the narrow beam angle.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제13권2호
• /
• pp.109-116
• /
• 2013

The solder is any of various fusible alloys, usually tin and lead, used to join metallic parts that provide the contact between the chip package and the printed circuit board. Solder plays an important role of electrical signals to communicate between the two components. In this study, two kinds of Ag-free solder as sample is made to conduct the thermal shock test and the high humidity temperature test. Low resistance is measured to estimate crack size of solder, using daisy chain. The low speed shear test is also performed to analyze strength of solder. The appropriate degradation model is estimated using the result data. Depending on the composition of solder, lifetime estimation is conducted by adopted degradation model. The lifetime estimated two kinds of Ag-free solder is compared with expected lifetime of Sn-Ag-Cu solder. The result is that both Ag-free composition are more reliable than Sn-Ag-Cu solder.

• 전자공학회논문지 IE
• /
• 제47권2호
• /
• pp.13-20
• /
• 2010

본 논문에서는 PWM을 활용한 전류모드 고효율 PWM DC-DC 전원변환 집적회로(Integrated Circuit)를 설계하였다. IC에 인가할 수 있는 최대 전압은 40[V]이며 입력 전압이 DC 2.8[V]~330[V]일 때 출력 전압을 이 보다 높은 전압으로 바꿀 수 있는 한편 외부 저항비나 트랜스의 권선비를 조정하여 원하는 DC 전압을 만들어 낼 수 있다. 출력전압의 3[%] 오차를 유지하면서 3[A] 이상의 전류를 부하에 공급할 수 있도록 구현하였다. 제작공정은 0.6[um], 2P_2M CMOS 공정을 사용하였다. 전원전압이 3.6[V]일 때 대기상태에서 소비전력은 1[mW]이하이고 최대 전력변환 효율은 약 86[%]이다. 칩 사이즈는 2100*2000[um2]이며, 칩을 소형패키지에 내장하여 조립하였기 때문에 휴대형기기나 소형 전자기기에 적용이 편리하게 되어 있다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제11권5호
• /
• pp.133-138
• /
• 2022

최근 고성능컴퓨팅, 인공지능 분야에서 GPU 장치 사용이 일반화되고 있지만, GPU 프로그래밍은 여전히 어렵게 여겨진다. 특히 호스트(host) 메모리와 GPU 메모리를 별도로 관리하기 때문에 성능과 편의성 방면에서 연구가 활발히 진행되고 있다. 이에 따라 여려가지 CPU-GPU 메모리 전송 방법들이 연구되고 있다. 한편 CPU와 GPU 및 통합메모리(Unified memory) 등 하나의 실리콘 패키지로 묶는 SoC(System on a Chip) 제품들이 최근에 많이 출시되고 있다. 본 연구는 이러한 통합메모리 장치에서 CPU, GPU 장치간 데이터를 사용하고 전송시 성능관련 비교를 하고자 한다. 기존 CPU내 호스트 메모리와 GPU 메모리가 분리된 환경과는 다른 특징을 보여준다. 여기서는 통합메모리 장치인 NVIDIA SoC칩들과 NVIDIA SMX 기반 V100 GPU 카드에서 CPU-GPU 간 데이터 전송 프로그래밍 기법별로 성능비교를 한다. 성능비교를 위해 워크로드는 HPC 분야의 수치계산에서 자주 사용하는 2차원 행렬 전치 커널이다. 실험을 통해 CPU-GPU 메모리 전송 프로그래밍 방법별 GPU 커널 성능차이, 페이지 잠긴 메모리와 페이지 가능 메모리를 사용했을 경우 전송 성능차이, 전체(Overall) 성능비교, 마지막으로 워크로드 크기별 성능비교를 하였다. 이를 통해 통합메모리칩인 NVIDIA Xavier에서 I/O 캐시일관성 지원을 통해 SoC 칩내 통합메모리에 대한 이점을 극대화 할 수 있음을 확인할 수 있었다.