• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.93-101
• /
• 2007

작은 면적과 저전력으로의 구현은 다양한 멀티미디어 하드웨어, 특히 모바일 환경에서 매우 중요한 요구사항이다. 본 논문은 작은 면적과 그에 따른 저전력을 목표로 H.264/AVC 인트라 예측기기 하드웨어 구조를 제안한다. 이미지 프레임을 예측하기 위해 하나의 연산기로 모든 모드 결정과 계산들이 순차적으로 수행기고 그들 중 최적의 값을 선택하는 방식이며, 그 결과로 다른 기존의 논문들 보다 더 작은 면적의 결과를 얻을 수 있었다. 제안된 구조는 Altera Excalibur device를 이용하여 검증되었고, 구현된 하드웨어 구조는 Synopsys Design Compiler와 Samsung STD130 0.18um CMOS Standard Cell Library를 이용하여 합성하였다. 합성결과 크기는 11.9k의 하드웨어 로직 게이트와 1078 byte의 내부 SRAM을 사용하고 최대 동작 주파수는 약 107MHz가 되었다. 제안한 구조는 하나의 QCIF($176\times144$ 화소) 영상 프레임을 처리하는데 879,617클록이 소요되며, 이는 QCIF 영상을 초당 121.5프레임으로 처리가 가능하며, 이는 하드웨어 기반의 실시간 H.264/AVC 부호화 시스템에 적합한 구조임을 보여준다.

• 대한전자공학회논문지TC
• /
• 제39권4호
• /
• pp.173-179
• /
• 2002

본 논문은 DFE (Decision Feedback Equalizer)구조와 CMA (Constant Modulus Algorithm), 그리고 LMS (Least Mean Square) 알고리즘을 이용한 등화기에 대하여 기술한다. DFE 구조는 기존의 transversal 구조의 등화기에 비하여 빠른 채널 적응 속도와 낮은 BER (Bit Error Rate) 값을 가지며 ISI(Intersymbol Interference)가 심한 환경에서도 좋은 성능을 나타낸다. 본 등화기는 16/64 QAM(Quadrature Amplitude Modulation) 변복조 방식에 적용할 수 있으며, 고속으로 동작할 수 있도록 고속의 곱셈기와 많은 수의 CSA (Carry Save Adder)를 사용하였다. COSSAP/sup TM/ 캐드 툴을 사용하여 부동 소수점 모델과 고정 소수점 모델을 개발하였으며, VHDL 모델을 개발하였다. 시뮬레이션 결과에 따라 feedback 부분과 feedforward 부분에 각각 12개와 8개의 탭을 사용하였으며, 다중 경로 페이딩 채널에서 BER이 10-6일 때를 기준으로 보면 등화기를 사용하지 않은 채널의 BER 보다 SNR(Signal to Noise Ratio)이 4dB 정도 향상되었다. SYNOPSYS/sup TM/ 캐드 툴과 삼성의 0.5 ㎛ standard cell library (STD80) 를 이용하여 로직 합성을 수행하였으며, 전체 게이트 카운트는 약 13만개를 보였다.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.63-71
• /
• 2002

본 논문에서는 저전력 8-비트 RISC 마이크로콘트롤러 구조를 제안하였다. 설계된 마이크로콘트롤러는 4단계 파이프라인 구조를 가지며 기존의 여러 가지 저전력 설계 기법들을 이용하여 구현되었다. 전력 소모는 0.6㎛ 공정을 사용했을 때 MIPS당 600㎼를 소모했으며 0.25㎛ 공정을 사용했을 때 MIPS당 70㎼를 소모했다. RTL 레벨의 설계는 VHDL을 이용해서 수행되었고, 0.6㎛/0.2㎛ CMOS IDEC(Integrated Circuit Design Education Center) standard cell library를 이용해서 게이트 레벨에서 기능 검증을 하였다. 합성된 코어는 0.25㎛ 공정을 용했을 때 약 7000개의 NAND 게이트를 0.36㎟의 작은 면적에 집적화 시킬 수 있었다. 마지막으로 기존의 상용 마이크로콘트롤러와의 성능 비교를 수행하였다.

• Journal of Microbiology and Biotechnology
• /
• 제27권3호
• /
• pp.507-513
• /
• 2017

Bacillus subtilis spores can be used for protein display to engineer protein properties. This method overcomes viability and protein-folding concerns associated with traditional protein display methods. Spores remain viable under extreme conditions and the genotype/phenotype connection remains intact. In addition, the natural sporulation process eliminates protein-folding concerns that are coupled to the target protein traveling through cell membranes. Furthermore, ATP-dependent chaperones are present to assist in protein folding. CotA was optimized as a whole-cell biocatalyst immobilized in an inert matrix of the spore. In general, proteins that are immobilized have advantages in biocatalysis. For example, the protein can be easily removed from the reaction and it is more stable. The aim is to improve the pH stability using spore display. The maximum activity of CotA is between pH 4 and 5 for the substrate ABTS (ABTS = diammonium 2,2'-azino-bis(3-ethylbenzothiazoline-6-sulfonate). However, the activity dramatically decreases at pH 4. The activity is not significantly altered at pH 5. A library of approximately 3,000 clones was screened. A E498G variant was identified to have a half-life of inactivation ($t_{1/2}$) at pH 4 that was 24.8 times greater compared with wt-CotA. In a previous investigation, a CotA library was screened for organic solvent resistance and a T480A mutant was found. Consequently, T480A/E498G-CotA was constructed and the $t_{1/2}$ was 62.1 times greater than wt-CotA. Finally, E498G-CotA and T480A/E498G-CotA yielded 3.7- and 5.3-fold more product than did wt-CotA after recycling the biocatalyst seven times over 42 h.

• 미생물학회지
• /
• 제31권3호
• /
• pp.197-202
• /
• 1993

출아법으로 분열하는 S. cerevisiae 는 mother cell 과 bud cell 과의 연결부위근처의 원형질막 내부에 10-nm filament ring 이 존재한다. CDC3, CDC10, CDC11, CDC12 유전자가 이 filament 를 암호화할 가능성이 많은 것으로 알려져 있으며, 근래에 CDC3 와 CDC12 유전자의 생성물들이 filament ring 에 존재한다는 것이 형광현미경을 이용하여 밝혀졌으나 그 기능은 밝혀지지 않았다. 이에 본인은 10-nm filament ring 의 지능을 알아보기 위하여 ring을 이루고 있는 S. cerevisiae 의 CDC3유전자와 유사한 S. pombe 유전자의 clone 을 시도하였다. 이를 위하여 .lambda. gt11 expression vector 에 S. pombe genomic library 를 만들고 CDC3 항채를 이용하여 screen 하였다. Screen 된 유전자를 sequencing 하여 본 결과, 2개 이상의 intron 이 존재하는 것이 밝혀졌으나, 일부 부위의 아미노산 서열과 CDC3 아미노산 서열을 비교하여 본 결과, 약 62%의 유사성이 존재하였다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.45-53
• /
• 2006

본 논문에서는, H.264/AVC의 블록현상 제거필터의 병렬 하드웨어 구조를 제안한다. 블록현상 제거필터는 H.264/AVC에 있어서 고화질을 보장해주고 있지만, 높은 연산량을 필요로 하기 때문에 임베디드 환경에서는 하드웨어 구현이 필수적이다. 본 논문에서는 실시간 영상 처리를 위해 2개의 1-D 필터를 적용하고, Dual-port SRAM을 사용한 병렬 하드웨어 구조를 적용하였다. 구현된 하드웨어 구조는 Verilog-HDL로 나타내고 Synopsys Design Compiler와 Hynix 0.25um CMOS Cell Library를 이용하여 합성하였다. 구현된 크기는 27.3k의 하드웨어 로직 리소스를 사용하고(내부 SRAM 제외) 최대 동작 주파수는 약 100Mhz가 되었다. 제안한 병렬 구조는 하나의 매크로블록을 처리하는데 258클록이 소요되며, 이는 HD 1080P(1920화소${\times}$1080화소) 의 영상을 초당 47.8프레임으로 처리가 가능함을 말한다. 이는 하드웨어 기반의 H.264/AVC 실시간 부/복호화 시스템에 적합한 구조임을 보여준다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.234-241
• /
• 2012

본 논문에서는 소자의 레이아웃 파라미터로 인한 회로 특성 산포를 개선할 수 있는 새로운 설계 기법을 제안한다. 제안된 설계 기법은 회로 시뮬레이션을 수행하지 않고 칩 내에서 레이아웃에 의한 소자의 전기적 특성 분포를 추출하여 불량 소자를 개선하는 방법이다. 이 기법은 3가지 장점이 있다. 첫째, 현 설계 흐름도에 변화를 주지 않아도 된다. 둘째, 레이아웃 설계자가 고비용의 설계 시뮬레이션을 수행하지 않고 소자의 전기적 특성 산포를 추출할 수 있다. 셋째, 초기 레이아웃 설계단계에서 전기적 불량 소자를 찾아 개선하여 설계 기간 단축에 도움이 된다. 제안한 방법에 대한 효율성을 검증하기 위하여 30나노 DRAM 공정에서 총 9종류의 소자 레이아웃 파라미터에 대해서 모델링을 진행하였다. 레이아웃 설계자를 위한 eDRC 환경을 개발하여 Standard Cell Library 설계에 적용하여 초기 설계단계에서 불량 소자 17.8%를 찾아 2.9%로 줄였다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.27-35
• /
• 1999

일반적으로 병렬 상관기 (correlator)는 대역확산 시스템의 전체 전력소모 중 많은 부분을 차지하며, 그의 주요 원인은 다수의 누적기에서 발생하는 전력소모에 기인한다. 본 논문에서는 이러한 병렬 상관기에 적합한 저 전력 소모 누적기를 제안한다. 제안된 누적기는 입력되는 데이터 값의 1의 개수를 비트별로 카운트하고 누적 완료 시에만 카운터 값들에 웨이트를 부가하여 가산함으로써 저 전력 동작을 구현한다. 제안된 누적기는 Cadence사의 Verilog-XL로 설계되고, 0.6u의 Standard Cell Library를 사용하여 Synopsys사의 Design Compiler로 로직 합성이 수행되었다. 시스템의 전력 시뮬레이션은 Apic사의 Powermill을 사용하였다. 시뮬레이션 결과, 제안된 누적기의 전력 소모는 기존의 누적기보다 22%까지 감소되었으며, 또한 최대 동작 주파수는 323%까지 향상되었다. 제안된 누적기로 구성된 병렬 상관기의 전력소모는 기존의 누적기를 사용한 병렬 상관기에 비교해서 22% 감소하였고, 기존의 수동병렬 상관기에 비교해서 43% 감소하였다.

• Parasites, Hosts and Diseases
• /
• 제46권4호
• /
• pp.209-216
• /
• 2008

A monoclonal antibody against Toxoplasma gondii of Tg556 clone (Tg556) blotted a 29 kDa protein, which was localized in the dense granules of tachyzoites and secreted into the parasitophorous vacuolar membrane (PVM) after infection to host cells. A cDNA fragment encoding the protein was obtained by screening a T. gondii cDNA expression library with Tg556, and the full-length was completed by 5'-RACE of 2,086 bp containing an open reading frame (ORF) of 669 bp. The ORF encoded a polypeptide of 222 amino acids homologous to the revised GRA3 but not to the first reported one. The polypeptide has 3 hydrophobic moieties of an N-terminal stop transfer sequence and 2 transmembrane domains (TMD) in posterior half of the sequence, a cytoplasmic localization motif after the second TMD and an endoplasmic reticulum (ER) retrival motif in the C-terminal end, which suggests GRA3 as a type III transmembrane protein. With the ORF of GRA3, yeast two-hybrid assay was performed in HeLa cDNA expression library, which resulted in the interaction of GRA3 with calcium modulating ligand (CAMLG), a type II transmembrane protein of ER. The specific binding of GRA3 and CAMLG was confirmed by glutathione S-transferase (GST) pull-down and immunoprecipitation assays. The localities of fluorescence transfectionally expressed from GRA3 and CAMLG plasmids were overlapped completely in HeLa cell cytoplasm. In immunofluorescence assay, GRA3 and CAMLG were shown to be co-localized in the PVM of host cells. Structural binding of PVM-inserted GRA3 to CAMLG of ER suggested the receptor-ligand of ER recruitment to PVM during the parasitism of T. gondii.

• 인터넷정보학회논문지
• /
• 제11권4호
• /
• pp.23-32
• /
• 2010

본 논문에서는 해쉬 기반 RFID 태그를 위한 보안성이 향상된 인증 프로토콜을 제안하고, 제안한 인증 프로토콜 기반으로 한 RFID 태그의 디지털 코덱을 설계한다. 제안한 프로토콜은 태그와 back-end 서버 사이에서 3-way 질의 응답 인증 프로토콜을 기본으로 하고 있으며, 안전한 인증 메커니즘을 구현하기 위해, ISO/IEC 18000-3 표준에서 규정된 3가지 타입의 프로토콜 패킷을 개선된 형태로 수정한다. 제안한 방법은 Man-in-the-middle과 Replay attacks과 같은 능동 공격의 방어에 특히 유효하다. 제안된 프로토콜의 효과를 검증하기 위하여 RFID 태그에서의 디지털 코덱은 Verilog HDL을 사용하여 설계하였고 Hynix $0.25\;{\mu}m$ standard-cell library을 갖춘 Synopsys Design Compiler을 이용하여 합성하였다. 보안 분석 및 실험결과를 통해, 본 논문에서 제안된 방법이 사용자의 데이터 보안, 태그 익명성, Man-in-the-middle attack 예방, replay attack, 위조방지 및 위치 추적 등에 서 성능이 개선됨을 보였다.