• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.469-471
• /
• 2022

본 논문에서는 아날로그 구동 방식의 4K UHD LCOS 패널을 구동하기 위해 디지털 픽셀을 아날로그 픽셀로 변환하는 과정에서 발생되는 이득 오차, DC 옵셋, 샘플링 클럭의 위상 오차를 보정하기 위한 보정회로의 구현 방법을 기술한다. 제안된 보정회로는 이득 및 DC 옵셋 보정 회로와 샘플링 클럭 위상 조정 회로로 구성되며, FPGA와 비디오 앰프를 이용하여 구현하였다.

• 한국전기전자재료학회논문지
• /
• 제35권2호
• /
• pp.143-148
• /
• 2022

For the purpose of treating health checkups and recovery of patients in a super-aged society, hospitals use devices designed with a reduction circuit of electromagnetic waves associated with the specific absorption rate of electromagnetic waves absorbed by the human body. In this paper, we proposed a filter improvement design method capable of reducing electromagnetic waves. As a result of confirming the validity of the proposed technique through simulation and experimental results, the following result values were obtained. Applying the common-mode (CM) inductor 4 mH to a calibration circuit, noise decreased in a multiband spectrum. Using the differential mode(DM) inductor 40 µH element in the primary calibration circuit, the noise decreased by 15 dB or more in the 3 MHz band spectrum. Also, applying the Admittance Capacitance (Y-Cap) 10 nF element in the secondary calibration circuit resulted in the decrease by more than 30 dB in the band spectrum before 2 MHz. After using a common-mode inductor 4 mH element in the tertiary calibration circuit, it decreased by more than 15 dB in the band spectrum after 2 MHz.

• 한국산학기술학회논문지
• /
• 제4권3호
• /
• pp.177-182
• /
• 2003

Flash memory는 device 특성상 peripheral circuit을 구성하는 transistor의 종류가 다양하고, 이에 따른 각 transistor의 동작 전압 영역이 넓다. 이에 따라 설계 초기의 전기적 특성 사양 결정을 위해서는, 실리콘상에서 소자의 scale down에 따른 전기적 특성을 선 검증하는 과정이 필수적이었으며, 이로 인해 설계 및 소자 개발의 기간을 단축하기 어려웠다. 본 연구에서는 TCAD tool을 사용하여 실리콘상에서의 제작 공정을 거치지 않고, 효과적으로 model parameter를 생성할 수 있도록 하는 방법을 제안하여 전기적 특성 사양 결정과 설계 단계의 시간 지연을 감소할 수 있도록 한다. 또한 성공적 TCAD tool적용을 위해 필요한 process/device simulator의 calibration methodology와 이를 flash 메모리 소자에 대해 적용 검증한 결과를 분석한다.

• 전기학회논문지
• /
• 제59권5호
• /
• pp.1005-1009
• /
• 2010

This paper presents a digitally-controlled filter calibration technique for biquad RC filter using self oscillation. The biquad RC filter is converted to a fully-differential ring oscillator by changing its resistor connections, where the oscillation frequency reflects the cut-off frequency. The proposed calibration circuit measures the oscillation frequency by counting with a fixed higher-frequency clock and then tunes it to a desired frequency with a digital frequency-locked loop including a PI controller. Because the proposed circuit directly measures the cut-off frequency of the filter itself and calibrates it with the small area digital circuits, the area and the power consumption are much small compared with conventional works. When it is implemented in a 65nm CMOS process, the calibration circuit except the filter consumes the area of 80um X 50um and power consumption is 443uA at 1.2 V supply voltage.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.882-885
• /
• 2011

This paper presents testing and self-calibration of RF circuits using MEMS switches to identify process-related defects and out of specification circuits. We have developed a novel multi-tone dither test technique where the test stimulus is generated by modulating the RF carrier signal with a multi-tone signal generated using an Arbitrary Waveform Generator (AWG) with additive white Gaussian noise. This test stimulus is provided as input to the RF circuit and peak-to-average ratio (PAR) is measured at the output. For a faulty circuit, a significant difference is observed in the value of PAR as compared to a fault-free circuit. Simulation is performed for various circuit conditions such as fault-free as well as fault-induced and their corresponding PARs are stored in the look-up table. This testing and self-calibration technique is exhaustive and efficient for present-day communication systems.

• 대한전자공학회논문지SD
• /
• 제44권3호
• /
• pp.65-71
• /
• 2007

본 논문에서는 지문센서의 주변환경 변화에 따른 획득 이미지의 왜곡을 보상하기 위한 픽셀 수준의 자동보상회로를 설계하고 $0.35{\mu}m$ CMOS공정을 적용하여 칩으로 구현하였다. 적용된 센서는 $48\times48$ 픽셀의 용량형 센서로서 센서의 출력 전압과 기준 전압을 비교하여 이진의 영상을 출력하게 된다. 기준전압을 제어하여 왜곡된 이미지를 보상하기 위한 알고리즘을 제안하였으며 기준전압제어를 위하여 기존의 DAC와 같은 복잡한 회로 대신 비휘발성 메모리에 적용되는 승압회로를 픽셀별로 적용하였다. 본 논문에서는 승압회로에 의한 이미지보상효과를 얻을 수 있었으며 아울러 16단계의 회색 이미지를 얻음으로써 지문의 인증율을 높일 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.568-576
• /
• 2017

This paper presents a clock and data recovery circuit with an adaptive loop bandwidth calibration scheme and the idle power saved frequency acquisition. The loop bandwidth calibration adaptively controls injection currents of the main loop with a trimmable bandgap reference circuit and trains the VCO to operate in the linear frequency control range. For stand-by power reduction of the phase detector, a clock gating circuit blocks 8-phase clock signals from the VCO and cuts off the current paths of current mode D-flip flops and latches during the frequency acquisition. 77.96% reduction has been accomplished in idle power consumption of the phase detector. In the jitter experiment, the proposed scheme reduces the jitter tolerance variation from 0.45-UI to 0.2-UI at 1-MHz as compared with the conventional circuit.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.18-27
• /
• 2010

본 논문에서는 offset self-calibration 기법을 적용한 7-bit 1GSPS folding-interpolation A/D 변환기를 제안한다. 제안하는 A/D 변환기는 folding rate 2, interpolation rate 8의 1+6 구조로 고속 동작에 적합하게 설계되었다. 또한 offset self-calibration 회로를 설계하여 공정 mismatch, 기생 저항, 기생 캐패시턴스 등에 의한 offset-voltage의 변화를 감소시켜 A/D 변환기의 성능 특성을 향상 시켰다. 제안하는 A/D 변환기는 1.2V 65nm 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 유효 칩 면적은 $0.87mm^2$, 1.2V 전원전압에서 약 110mW의 전력소모를 나타내었다. 측정 결과 샘플링 주파수 800MHz, 입력 주파수 250MHz에서 39.1dB의 SNDR 특성을 보여주었으며, offset self-calibration 회로를 사용 하지 않은 A/D 변환기에 비해 SNDR이 약 3 dB 향상되었다.

• Journal of Astronomy and Space Sciences
• /
• 제19권4호
• /
• pp.293-304
• /
• 2002

본 논문에서는 2002년 하반기에 발사 예정인 과학로켓 3호에 탑재되어 있는 자력계의 비행모델(flight model) 제작 모델의 디지털 회로 설계와 부품선정 및 Fluxgate 자력계 AIM(Attitude Information Magnetometer)과 지구 자기장 섭동 측정용 Search-Coil 자력계 SIM(Scientific Investigation Magnetometer)의 검교정시험 수행 결과에 대해 기술하였다. 초기 설계된 자력계 디지털 회로는 자료의 샘플링 속도가 낮고, 잡음이 많이 발생되어 이를 향상시켰으며, 자료의 신뢰성을 확보하기 위해 부품 재선정 및 회로를 다시 설계하였다. 재구성이후 자력계의 디지털 검교정시험을 실시하였고, 그 결과, 최초 아날로그 검교정시험때 설정한 AIM 센서의 InT의 분해능보다 실제 측정된 분해능 값이 떨어졌음을 확인할 수 있었다. 이를 보정하기 위해 수치계산법을 이용하여 보정치와 오차값을 계산하였으며, 이 보정치들을 과학로켓 3호 발사 이후 얻어지는 자력계 자료에 적용할 예정이다.

• 전기전자학회논문지
• /
• 제7권2호
• /
• pp.245-252
• /
• 2003

디지털 보정 기능을 갖는 CMOS 압력 센서의 인터페이스 회로를 설계하였다. 인터페이스 회로는 아날로그 부분과 디지털 부분으로 구성되어 있다. 아날로그 부분은 센서로부터 발생한 약한 신호를 증폭시키는 역할을 담당하고 디지털 부분은 온도 보상 및 오프셋 보정 기능을 담당하며 센서 칩과 보정을 조정하는 마이크로컨트롤러와의 통신을 담당한다. 디지털 부분은 I2C 직렬 인터페이스, 메모리, 트리밍 레지스터 및 제어기로 구성된다. I2C 직렬 인터페이스는 IO 핀 수 및 실리콘 면적 면에서 실리콘 마이크로 센서의 요구에 맞게 최적화 되었다. 이 설계의 주요 부분은 최적화된 I2C 프로토콜을 구현하는 제어 회로를 설계하는 것이다. 설계된 칩은 IDEC의 MPW를 통하여 제작되었다. 칩의 테스트를 위하여 테스트 보드를 제작하였으며 테스트 결과 예상한대로 디지털 보정기능이 잘 수행됨을 확인하였다.