• 한국통신학회논문지
• /
• 제28권8A호
• /
• pp.644-649
• /
• 2003

새로운 구조의 622Mbps급 버스트 모드 클럭/데이터 복원 회로를 구현하였다. 회로는 2개의 muxed oscillator (MO)와 위상 동기 회로 등으로 구성되어 있으며, passive optical network(PON) 시스템에 사용될 수 있도록 instantaneous locking 특성을 갖는다. 또한. 지터가 내재된 데이터가 인가되어도 데이터에 따라 클럭이 연동되어 항상 최적의 샘플링 포인트를 갖는다. 이 회로는 0.35$\mu\textrm{m}$ CMOS 공정을 이용하여 제작되었다. 측정 결과 제안된 클럭/데이터 복원 회로는 400Mbps 680MbPs 까지의 버스트 모드 입력 데이터를 에러없이 복원하였다.

• Journal of the Optical Society of Korea
• /
• 제12권4호
• /
• pp.355-358
• /
• 2008

In the current GPON market and standard, the line bit rate requirement is changing from 1.25 Gbps to 2.5 Gbps. We fabricate a 2.5 Gbps burst-mode receiver with commercially available blocks and optimize it with an APD bias control. A burst-mode measurement setup is made for the full compliance test with the GPON standard. The device meets the partially defined 2.5 Gbps specs in the current ITU G.984.2 standard, also, supports 1.25 Gbps specs for the coexistence issue in an access network. The full-compliant measurement values can be used as a guideline for fixing "for further study" specs in the current GPON standard at 2.5 Gbps.

• 한국항행학회논문지
• /
• 제13권3호
• /
• pp.337-343
• /
• 2009

본 논문에서는 D8PSK 변조 방식을 이용하는 VDL Mode-2 수신기에 적용 가능한 버스트 모드 심벌 타이밍 복원기를 제안하고 성능 분석과 연동실험을 실시하였다. IIR 루프필터를 사용하여 심볼 타이밍 에러를 최소화 하는 방식은 수렴 속도가 늦기 때문에 버스트 모드에 적용하기 곤란하다. 즉 빠른 수렴 특성이 중요시 된다. 본 논문에서 제안한 방식은 프리앰블을 이용하여 초기 동기가 이루어진 후 최대 심벌 전력을 갖는 방향으로 한 샘플 빠르게 또는 한 샘플 느리게 샘플 클럭을 이동하여 최적의 심벌을 취하는 방식이다. 제안된 방식을 적용한 수신기와 호주 ADS사 송신 장비와 연동 시험한 결과 100 ppm 이상에서도 잘 동작함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.9-15
• /
• 2009

본 논문에서는 고속 ATC(Automatic Threshold Control) 회로 구조를 고안하고 이를 이용하여 고속 ATC 기능을 갖는 버스트 모드 제한증폭기를 설계하였고, $0.8{\mu}m$ SiGe BiCMOS 상용 파운드리 기술을 이용하여 제작하였다. 제작된 버스트 모드 제한증폭기는 $PRBS=2^7-1$에서 무에러(error free)의 아이를 보였고, 160ps이내의 지터 특성과 95ps이내의 상승/하강시간을 보였다. ATC특성 측정결과 버스트 데이터의 신호의 초기부터 안정되게 파형을 잘 잡아낼 정도로 빠른 ATC동작이 이루어지고 있어 고안한 ATC회로의 고속특성을 확인할 수 있었다. 그러나 버스트 초기에서 듀티사이클 왜곡이 발생했고, 입력 신호의 크기가 커짐에 따라 듀티사이클이 59%까지 증가하는 특성을 보였다. 그러나 10 사이클이 지난 후에는 모든 입력 신호의 크기에 대해 듀티사이클이 52% 이내로 안정화되고 있음을 확인하였다

• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.25-30
• /
• 2007

본 논문에서는 Gb/s 동작과 같은 고속 동작에 적합한 새로운 버스트 모드 광 송신기 구조를 제시하였다. 이 구조로써 디지털적으로 제어되는 APC 회로를 포함하는 EPON용 버스트-모드 광 송신기를 상용 0.8m BiCMOS 기술을 이용하여 제작하였다. 제작된 광 송신기는 1.25Gb/s에서 잘 동작했고 53.3ps의 지터, 191ps기 상승시간 및 258ps의 하강시간을 갖는 양호한 아이패턴을 보였다. APC 기능의 특성을 파악하기 위해 외부 전압 $V_{REF}$를 증가시키며 출력광의 전력을 측정했다. 광 전력은 0.293mW/V의 비율로 $V_{REF}$에 선형적으로 비례하였다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.21-26
• /
• 2008

본 논문에서는 Instantaneous locking 특성을 갖는 새로운 구조의 수동형 광가입자망용 622Mbps급 버스트모드 클럭/데이터 복원회로를 제안하고, 이를 구현하였다. 이 회로는 고속 클럭신호를 발생하는 위상고정루프 와 버스트모드에서의 클럭/데이터 복원회로 두 개의 블럭으로 구성되어 있다. 클럭/데이터 복원회로 에서는 위상고정루프의 클럭을 지연소자를 통해 7개의 서로 다른 클럭신호로 발생시킨다. 이 경우 광가입자망에 지터를 가지고 있는 신호가 입력되어도 항상 데이터의 중앙에 클럭이 정렬되도록 조정하여 최적의 샘플링 시점에서 데이터를 복원하게 된다. 제안한 구조에 대한 검증을 위하여 0.35umn-well CMOS 공정을 이용하여 회로의 동작을 확인하였다.

• 한국통신학회논문지
• /
• 제36권2B호
• /
• pp.111-119
• /
• 2011

최근에 Green IT 에 대한 관심이 증가함에 따라 네트워크 장치에서 발생하는 에너지의 소비를 줄이기 위한 연구가 지속적으로 증가하고 있다. 본 논문에서는 수면모드 (sleeping mode)를 이용하는 OBS 네트워크에서 트래픽 패턴 및 버스트 어셈블 알고리즘이 에너지 절감율과 지연시간에 미치는 영향을 분석한다. 이를 위하여 OPNET Modeler 를 사용하여 지수 분포와 파레토 분포를 가지는 트래픽 생성 모델과 시간 및 길이 기반의 버스트 어셈블 알고리즘을 수행하는 라우터 모델을 구현하고 시뮬레이션을 수행한다. 구현된 시뮬레이터를 통하여 트래픽 패턴 및 버스트 어셈블 방식에 따른 슬리핑 시간, 상태 천이 횟수, 패킷 지연시간 및 에너지 절감율을 측정하고 분석한다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.98-104
• /
• 2006

기존의 버스트 모드 자동전력제어 회로는 저 전력과 단일 칩화에 적합한 효율적인 구조인 반면에 데이터 율(data rate)이 높아짐에 따라 영의 밀도(zero density) 영향을 심하게 받아 에러를 야기하였다. 본 논문에서는 더블 게이트 MOS와 MOS다이오드를 이용하여 주입전류의 불균형을 보상하는 할 수 있는 새로운 구조의 첨두 비교기를 고안하고 이를 자동전력제어 회로에 적용하여 높은 데이터 율에서도 영의 밀도 변화에 강한 버스트 모드 자동전력제어 회로를 제안하였다. 제안한 자동전력제어 회로 내의 첨두 비교기는 높은 데이터 율에서 영의 밀도 변화에도 불구하고 정확한 전류비교 기준점을 견지하며 에러 없이 정상동작 하였다. 또한 제안한 첨두 비교기는 저전력 구조이고 대용량의 커패시터가 사용되지 않아 단일 칩화에도 적합하였다.

• 대한전자공학회논문지SD
• /
• 제41권4호
• /
• pp.67-74
• /
• 2004

기존의 버스트 모드 자동전력제어 회로는 데이터 율이 증가함에 따라 마크밀도 변화 영향을 심하게 받아 에러를 야기하였다. 이 문제를 해결하기 위해 높은 데이터 율에서도 마크밀도의 영향을 배제시킬 수 있는 새로운 구조의 첨두 비교기를 고안하고 이를 자동전력제어 회로에 적용하여 마크밀도 변화에 강한 버스트 모드 자동전력제어 회로를 제안하였다. 제안한 자동전력제어 회로 내의 첨두 비교기는 높은 데이터 율에서 뿐만 아니라 광범위한 기준전류 및 차 전류 변화에서도 미소한 마크밀도 변화 영향만을 보여 마크밀도 변화에 매우 강한 특성을 확인 할 수 있었다.

• Journal of Power Electronics
• /
• 제15권6호
• /
• pp.1609-1618
• /
• 2015

DC microgrids are considered as prospective systems because of their easy connection of distributed energy resources (DERs) and electric vehicles (EVs), reduction of conversion loss between dc output sources and loads, lack of reactive power issues, etc. These features make them very suitable for future industrial and commercial buildings' power systems. In addition, the bipolar-type dc system structure is more popular, because it provides two voltage levels for different power converters and loads. To keep voltage balanced in such a dc system, a bidirectional dual buck-boost voltage balancer with direct coupling is introduced based on P-cell and N-cell concepts. This results in greatly enhanced system reliability thanks to no shoot-through problems and lower switching losses with the help of power MOSFETs. In order to increase system efficiency and reliability, a novel burst-mode control strategy is proposed for the dual buck-boost voltage balancer. The basic operating principle, the current relations, and a small-signal model of the voltage balancer are analyzed under the burst-mode control scheme in detail. Finally, simulation experiments are performed and a laboratory unit with a 5kW unbalanced ability is constructed to verify the viability of the bidirectional dual buck-boost voltage balancer under the proposed burst-mode control scheme in low-voltage bipolar-type dc microgrids.