• 제목/요약/키워드: block processing

검색결과 1,479건 처리시간 0.026초

글라스아이오노머계열의 상아질접착제의 결합강도에 대한 비교연구 (THE BOND STRENGTHS OF RESIN BONDING SYSTEM BASED ON GLASS IONOMER CEMENTS)

  • 김경덕;정태성;김신
    • 대한소아치과학회지
    • /
    • 제25권2호
    • /
    • pp.304-311
    • /
    • 1998
  • The purpose of this study was to evaluate the shear bond strength on dentin of bonding agents based on glass ionomer cements, and to establish the appropriate method of bonding which has biological safety and decrease the pulpal damage. Fuji Bond LC, Advance, All Bond 2 and Scotchbond Multipurpose were applicated on occlusal dentin layer in acrylic resin block. Each group was composed of 10 specimens and the shear bond strenth between dentin layer and composite resin was measured with the Universal Testing Machine and analyzed. The result were as follows: 1. When using ANOVA and Scheffe' s multiple range test, there were not statistical differences among the four group. (P < 0.05) 2. The shear bond strength was high in the order of C, D, A. B and bond strength of group B showed relatively lower. 3. In digital image processing, there were not significant differences on morphology of failure surface.

  • PDF

새로운 분할법에 의한 회로망해석 (Analysis of Large-Scale Network using a new Network Tearing Method)

  • 김준현;송현선
    • 한국통신학회논문지
    • /
    • 제12권3호
    • /
    • pp.267-275
    • /
    • 1987
  • 회로망내에 존재하는 절점과 가지를 분할하여 몇 개의 부분회로망으로 나누고 분할절점에서의 전압 및 전류관계식으로부터 회로망방정식을 정식화하여 각 부분회로망 별로 독립적으로 처리함으로서 대형회로망을 효율적으로 해석할 수 있도록 하였다. 본 논문에서 제안한 분할회로망에 대한 방정식은 분할하기 전의 단일회로망에 대한 방정식과 비교할 때 절점의 순서만 재 배열한 결과가 되므로, 종래의 단일회로망에 대한 산법을 그대로 분할법에 적용할 수 있다. 또한, 어드미턴스행렬의 블록대각형구조를 이용한 병렬계산 알고리즘을 제시하였다.

  • PDF

Energy-Efficiency and Transmission Strategy Selection in Cooperative Wireless Sensor Networks

  • Zhang, Yanbing;Dai, Huaiyu
    • Journal of Communications and Networks
    • /
    • 제9권4호
    • /
    • pp.473-481
    • /
    • 2007
  • Energy efficiency is one of the most critical concerns for wireless sensor networks. By allowing sensor nodes in close proximity to cooperate in transmission to form a virtual multiple-input multiple-output(MIMO) system, recent progress in wireless MIMO communications can be exploited to boost the system throughput, or equivalently reduce the energy consumption for the same throughput and BER target. However, these cooperative transmission strategies may incur additional energy cost and system overhead. In this paper, assuming that data collectors are equipped with antenna arrays and superior processing capability, energy efficiency of relevant traditional and cooperative transmission strategies: Single-input-multiple-output(SIMO), space-time block coding(STBC), and spatial multiplexing(SM) are studied. Analysis in the wideband regime reveals that, while receive diversity introduces significant improvement in both energy efficiency and spectral efficiency, further improvement due to the transmit diversity of STBC is limited, as opposed to the superiority of the SM scheme especially for non-trivial spectral efficiency. These observations are further confirmed in our analysis of more realistic systems with limited bandwidth, finite constellation sizes, and a target error rate. Based on this analysis, general guidelines are presented for optimal transmission strategy selection in system level and link level, aiming at minimum energy consumption while meeting different requirements. The proposed selection rules, especially those based on system-level metrics, are easy to implement for sensor applications. The framework provided here may also be readily extended to other scenarios or applications.

TACAN을 위한 디지털 회로의 FPGA 구현 (FPGA Design of Digital Circuit for TACAN)

  • 서영호;최현준;김동욱
    • 한국통신학회논문지
    • /
    • 제35권12B호
    • /
    • pp.1175-1182
    • /
    • 2010
  • 본 논문에서는 항공기와 지상국 사이의 방위정보와 거리를 측정하는 전술항공운행 장비인 TACAN(tactical air navigation)을 위한 디지털 회로를 FPGA로 구현하였다. TACAN의 신호처리를 위한 모든 기능을 하나의 FPGA에 집적하여 구현하였다. 제안한 하드웨어는 입력 인터페이스, 레지스터 파일, 디코더, 신호 발생기, 그리고 주 제어기로 구성된다. 구현한 하드웨어는 TACAN이 요구하는 방위정보를 위한 펄스쌍 그룹을 생성하는 기능과 거리를 측정하기 위한 항공기 응답 기능을 모두 포함하고 있고, 그 밖에 지상국의 ID를 제공하는 기능 등을 모두 포함하였다. 제안한 하드웨어는 ALTERA의 FPGA를 이용하여 구현하였고, 7,071개의 logic element를 사용한다.

복잡도 감소를 위한 MIMO-STBC/SFBC OFDM 방식의 주파수 도메인 부호화 행렬 (Frequency Domain Encoding Matrices for Computationally Efficient STBC/SFBC OFDM Transmitters)

  • 조세영;상평평;김수영;임광재
    • 대한전자공학회논문지TC
    • /
    • 제47권12호
    • /
    • pp.8-16
    • /
    • 2010
  • 본 논문에서는 STBC를 사용하는 MIMO-OFDM 전송기의 효율적인 구조를 제안한다. MIMO-OFDM 시스템에서는 일반적으로 송신 안테나의 개수에 따라 각각의 IFFT 처리 블록들이 요구된다. 제안된 방식에서는 전송될 선호들에 대한 IFFT를 먼저 취한 후, 주파수 도메인에서의 신호들에 대하여 부호화 과정을 수행함으로써, 단일 안테나로 전송되는 시스템과 동일한 복잡도를 가질 수 있도록 한다. 본 논문에서는 특히 그 구체적인 예로써, 4개의 송신 안테나를 가지는 OQ-STBC-OFDM 및 QO-SFBC-OFDM 방식을 예제로 사용하여 주파수 도메인에서의 부호화 행렬 값을 유도하는 과정을 상세히 전개하고 복잡도가 효과적으로 감소될 수 있음을 보인다.

영상의 모서리 방향을 이용한 전송 오차의 복원 (A restoration of the transfer error that used edge direction of an image)

  • 이창희;류희삼;나극환
    • 전자공학회논문지 IE
    • /
    • 제44권1호
    • /
    • pp.15-19
    • /
    • 2007
  • 본 연구는 전송 오차의 이미지 복원에 관한 방법으로 정지영상 또는 내부프레임 정정을 위한 모서리 방향 보간법에 기초한 오차 복원 기술의 개선을 목표로 한다. 여기서 제안된 방법은 블록의 모서리 방향 검출 방법은 스웨터의 손상된 부분을 남아 있는 부분과 맞추어가는 모서리 방향을 이용하는 것에 근거한다 처리 후 데이터 정보에 남은 에러 픽셀을 마지막 단계로 비선형 미디안 필터를 사용하여 보간 하였다. 실험 결과는 제안된 방법의 높은 회복 성향과 낮은 계산 시간은 실시간 영상 처리의 실현 가능성을 나타낸다.

7.7 Gbps Encoder Design for IEEE 802.11ac QC-LDPC Codes

  • Jung, Yong-Min;Chung, Chul-Ho;Jung, Yun-Ho;Kim, Jae-Seok
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제14권4호
    • /
    • pp.419-426
    • /
    • 2014
  • This paper proposes a high-throughput encoding process and encoder architecture for quasi-cyclic low-density parity-check codes in IEEE 802.11ac standard. In order to achieve the high throughput with low complexity, a partially parallel processing based encoding process and encoder architecture are proposed. Forward and backward accumulations are performed in one clock cycle to increase the encoding throughput. A low complexity cyclic shifter is also proposed to minimize the hardware overhead of combinational logic in the encoder architecture. In IEEE 802.11ac systems, the proposed encoder is rate compatible to support various code rates and codeword block lengths. The proposed encoder is implemented with 130-nm CMOS technology. For (1944, 1620) irregular code, 7.7 Gbps throughput is achieved at 100 MHz clock frequency. The gate count of the proposed encoder core is about 96 K.

LabVIEW를 이용한 Modbus/RTU 프로토콜 구현 (Implementation for Modbus/RTU Protocol Using LabVIEW)

  • 정태일;이태오;김관형;김현수;이형기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 추계학술대회
    • /
    • pp.1054-1057
    • /
    • 2015
  • 실제적인 산업분야에서 실시간 처리는 중요하다. 본 논문에서는 LabVIEW를 이용하여 RS-485 직렬통신 기반 Modbus/RTU 프로토콜을 구현하였다. 토크(Torque) 센서와 전압/전류계로부터 측정값을 입력받기 위하여 Modbus/RTU 프로토콜을 구현하였다. 입력받은 토크 값, 전압, 전류 값을 이용하여 기계적인 손실을 계산할 수 있다. LabVIEW 툴을 이용하여 소스코드를 작성하였고, 이러한 소스코드는 실제 산업현장에 적용할 수 있음을 확인하였다.

  • PDF

불필요한 코드모션 억제를 위한 배정문 모션 알고리즘 (An Assignment Motion Algorithm to Suppress the Unnecessary Code Motion)

  • 신현덕;안희학
    • 정보처리학회논문지A
    • /
    • 제8A권1호
    • /
    • pp.27-35
    • /
    • 2001
  • 본 논문에서는 코드 최적화를 위하여 계산적으로나 수명적으로 제한이 없는 배정문 모션 알고리즘을 제안한다. 이 알고리즘은 지나친 레지스터의 사용을 막기 위하여 불필요한 코드 모션을 억제한다. 본 논문은 최종 최적화단계가 추가된 재정문 모션 알고리즘을 제안한다. 또한 기존 알고리즘의 술어의 의미가 명확하지 않은 것을 개선하였고 노드 단위 분석과 명령어 단위 분석을 혼용했기 때문에 발생하는 모호함도 개선하였다. 따라서 제안한 알고리즘은 불필요하게 중복된 수식이나 배정문의 수행을 피하게 함으로써, 프로그램의 불필요한 재계산이나 재실행을 하지 않게 하여 프로그램의 능률 및 실행시간을 향사시킨다.

  • PDF

GPU 하드웨어 아키텍처 기반 sub-warp 단위 병렬 프리픽스(prefix) 연산의 정확한 구현 (Correct Implementation of Sub-warp Parallel Prefix Operations based on GPU Hardware Architecture)

  • 박태정
    • 디지털콘텐츠학회 논문지
    • /
    • 제18권3호
    • /
    • pp.613-619
    • /
    • 2017
  • 본 논문에서는 대규모 데이터를 길이가 32 미만인 로컬 세그먼트 단위로 구분하고 이 로컬 세그먼트 내에서 정확한 GPU 병렬 프리픽스(prefix) 연산 결과를 출력하는 CUDA (Compute Unified Device Architecture) 코드를 제시한다. 이미 Mark Harris와 Michael Garland가 이러한 목적을 수행하기 위한 CUDA 코드를 이미 발표한 바 있으나 본 논문에서는 로컬 세그먼트의 길이가 32 미만일 때 기존 코드의 결과가 정확하지 않다는 사실을 살펴 보고 그 원인을 논의한 후, 정확한 결과를 출력하는 코드를 제안한다. 본 논문에서 다루는 로컬 세그먼트 단위의 병렬 프리픽스 연산은 최인접 요소 탐색(k-nearest neighbor search) 등은 물론 다양한 대규모 병렬 처리 알고리즘을 구성하는 기본 연산으로 활용 가능하다.