• 실천공학교육논문지
• /
• 제6권2호
• /
• pp.91-97
• /
• 2014

FPGA를 이용해서 다양한 멀티미디어 데이터 처리가 가능한 교육장비를 소개한다. 이 장비를 이용해서 영상인식 기반의 하드웨어 설계의 한 사례를 소개하고 그 설계를 기반으로 "FPGA를 이용한 디지털시스템 설계" 교과목의 교육 가능한 사례를 소개한다. 학생들에 의해서 새롭게 설계한 하드웨어를 본 FPGA를 이용해서 하드웨어 장비에 적용시키는 능력을 배양할 수 있고, 또한 개념 설계, 부분설계, 상세설계를 통해서 FPGA 기반 하드웨어의 창의적 종합설계 능력을 키울 수 있다. 그리고 오디오 코덱을 제어하는 부분은 FPGA내에 있는 소프트 마이크로프로세서인 NIOS II를 이용해서 한 칩에 디지털 하드웨어와 마이크로컨트롤러를 결합한 SOC 설계 능력을 키울 수 있다. 또한, 무선통신, Labivew와 FPGA 설계 능력을 결합하는 적용능력도 키울 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (하)
• /
• pp.1285-1288
• /
• 2002

Bluetooth wireless technology is a publicly available specification proposed for Radio Frequency (RF) communication for short-range and point-to- multipoint voice and data transfer. It operates in the 2.4GHz ISM(Industrial, Scientific and Medical) band and offers the potential for low-cost, broadband wireless access for various mobile and portable devices at range of about 10 meters. In this paper, we describe the structure and the test results of the bluetooth baseband module we have developed. This module was developed based on IP reuse. So Interface of each module such as link controller UART, and audio CODEC is designed based on ARM7 comfortable processor. We also considered various interfaces of related external chips. The fully synthesizable baseband module was fabricated in a $0.25{\mu}m$ CMOS technology occupying $2.79{\times}2.8mm^2$ area including the ARM TDMI processor. And a FPGA implementation of this module is tested for file and bit-stream transfers between PCs.

• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.455-463
• /
• 2001

본 논문에서는 많은 연산을 필요로 하는 디지털 필터의 저전력화를 위한 새로운 저전력 기법을 제안한다. 제안된 저전력 기법에서는 CSD (canonic signed digit)숫자의 유효 표현 범위를 결정하는 nonzero digit 와 ternary digit의 값에 따른 필터의 차단대역 특성 변화를 이용하여, 다단계의 필터 차단 대역 특성을 가지는 가변 CSD 계수를 얻고 이를 approximate processing 기법에 적용하였다. 제안된 저전력 필터 설계기법의 성능을 확인하기 위하여 4개의 필터 차단대역 특성을 사용하는 AC '97 과표본화 ADC용 decimation 필터의 설계에 적용하였다. Decimation필터 중 제안된 저전력 기법을 적용한 두 half-band 필터의 연산량은 제안된 기법을 적용하지 않은 경우에 비해 각각의 근사화 수준에서 단위 출력 샘플 당 63.5, 35.7, 13.9 %의 덧셈 연산만을 수행하여 필터의 출력을 얻을 수 있었다. Decimation 필터는 0.6㎛ CMOS SOG 라이브러리를 사용하여 제작·실험하였으며, 실험결과 입력 신호의 attenuation에 따라 전체 소모전력의 약 3.8 %에서 9 %의 소모전력이 감소되었음을 확인하였다. 제안된 가변 CSD 계수를 이용한 approximate processing 방식은 특히 음성 대역 및 오디오 대역의 신호처리와 과표본화 ADC/DAC의 decimation/interpolation과 같은 multirate 시스템에 적합하다.

• 지능정보연구
• /
• 제24권2호
• /
• pp.21-35
• /
• 2018

본 논문에서는 스테레오 음악에 오디오 워터마크를 삽입하기 위한 알고리즘을 제안하였다. 스테레오 음악은 2개의 채널을 갖고 있기 때문에 기존 워터마킹 기술은 일반적으로 각 채널을 독립적으로 생각하고 처리하는 경우가 많다. 그러나 스테레오를 모노로 변환하는 과정에서 워터마크의 손실이 발생하는 경우가 많이 발생할 수 있다. 제안한 알고리즘은 스테레오를 모노로 변환하더라도 워터마크의 손실이 발생하지 않도록 워터마크를 삽입할 때 스테레오와 모노변환의 특성을 이용하였다. 제안된 알고리즘에 사용된 오디오 워터마크는 "Copyright"와 "Copy_free"라는 두 가지 정보를 터보코드를 이용하여 생성하였다. 두 워터마크는 9바이트(72비트)로 이루어져 있으며, 오류정정을 위하여 터보코드를 적용하면 222비트로 삽입해야 하는 정보량이 늘어난다. 222비트의 워터마크는 추가적인 오류에 강인하도록 1024비트로 확장하여 최종적으로 스테레오 음악에 삽입할 워터마크로 사용하였다. 평균적으로 SNR은 40dB를 넘어서서 전통적인 양자화 방식보다 10dB 이상의 음질 개선을 가져왔다. 이는 상대적으로 10배의 음질 개선도를 의미하는 것으로 매우 유의미한 결과이다. 또한 워터마크의 추출에 필요한 샘플길이는 1초 이내의 길이면 충분히 추출이 가능하고, 128Kbps의 비트레이트를 갖는 MP3 압축에 대해서도 모두 1초 이내 길이의 음악 샘플로부터 워터마크의 완전한 추출이 가능하였다. 전통적인 양자화 방식이 10초 길이의 샘플을 이용해도 대부분 워터마크의 추출에 실패한 것에 비하면 1/10에 불과한 길이로 워터마크의 추출이 가능하다.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.2027-2035
• /
• 2001

본 논문에서는 ETSI와 3GPP에서 차세대 이동통신 IMT-2000 서비스의 음성부호화기의 표준으로 채택한 AMR을 인터넷을 통한 멀티미디어 서비스에서 사용하기 위해 부가 정보를 이용한 손실 패킷 복구 방법이 첨가된 전송방법을 제시한다. 인터넷과 같은 패킷 교환 망에서의 음성 통신에서 과도한 패킷 손실은 급격한 음질 저하를 유발한다. 본 논문에서는 음성 패킷 데이터를 순방향 오류정정(FEC)의 부가 정보로 사용하고 연속 패킷 손실이 발생하였을 경우 오류 은닉방법을 사용하여 패킷 손실에 의한 음질 저하를 개선하는 방법을 제안한다. 순방향 오류정정방법 중 부가 음성 정보를 원래의 음성정보와 함께 보냄으로써 손실된 음성은 부가 음성 정보를 이용해 복구할 수 있다. 본 연구에서 사용한 AMR 음성 부호화기는 CELP기반의 음성 부호화기 이므로 음성 부호화기의 특징을 이용해 2개 이상의 군집오류가 발생했을 경우 패킷 손실이 일어나기 전후의 데이터를 이용해서 손실된 패킷으로 인한 영향을 최소로 하는 오류은닉 방법을 사용하였다. 제안된 방법의 성능을 평가하기 위해 AMR 부호화기의 고음질 압축 방법인 12.2 kbit/s 모드로 전송하는 방법과 ITU-T 표준안인 CS-ACELP로 전송하는 방법을 SNR과 MOS 측정을 통해 비교하였다. 제안된 방법이 10%의 평균 패킷 손실률에서 부호화기 자체의 오류은닉 기술을 적용한 AMR - 12.2 kbit/s 모드보다 MOS값에서는 1.1, SNR값은 5.61 dB 높았으며, 제안된 방법은 20%의 손실률에서도 통신 가능한 음질을 유지하였다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.34-45
• /
• 2007

오버샘플링(oversampling) 방식의 시그마-델타(sigma-delta) A/D 컨버터에서는 오버샘플링된 신호를 최종 Nyquist rate 으로 낮춰주는 디지털 데시메이션 필터가 필수적이다. 본 논문에서는 면적을 크게 줄이면서 time-to-market의 이점을 가져다주는 고해상도 시그마-델타(sigma-delta) A/D 컨버터용 디지털 데시메이션(decimation) 필터의 Verilog-HDL 설계 및 구현을 보였다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 두 개의 half-band FIR filter로 이루어져 있다. FIR필터에서 곱셈연산의 복잡성을 줄이고 면적을 최소화하기 위해 계수를 CSD(canonical signed digit) 코드로 표현하여 사용하였다. 곱셈 연산은 일반 곱셈기 없이 쉬프트 와 덧셈방식을 이용하여 구현되었다. 3단 데시메이션 필터는 $0.25-{\mu}m$ CMOS 공정으로 제작되었고, 필터의 면적은 $1.36mm^2$ 이며 2.8224 MHz의 클럭 주파수에서 4.4 mW의 파워소모를 보였다. 측정 결과 높은 신호대 잡음 비(SNR)를 요구하는 디지털 오디오용 데시메이션(decimation) 필터의 사양을 충분히 만족시키고 있음을 볼 수 있다.

• 전자공학회논문지CI
• /
• 제48권1호
• /
• pp.116-126
• /
• 2011

본 논문은 다양한 비디오 표준의 복호화가 가능한 프로세서를 설계하고, MPEG-2, MPEG-4 및 AVS(Audio video standard)를 이용하여 프로세서의 성능을 검증하였다. 일반적으로 하드웨어 비디오 복호화기는 고속의 복호가 가능하나 설계 및 수정이 어렵다. 반면, 소프트웨어기반의 경우에는 구현이 상대적으로 수월하고 수정이 용이하나, 동작 성능이 낮아 기대하는 속도를 얻기 어렵다. 본 연구에서는 두 가지 연구 설계방법의 장점을 동시에 충족시키는 방법으로 ASIP(Application specific instruction-set processor) 프로세서를 설계하였다. 또한, 비디오 복호화기의 공통 모듈을 연구하여 8개의 모듈로 나누었고, 각 모듈에 공통적으로 적용할 수 있는 다수의 멀티미디어 전용 명령어를 프로세서에 추가하였다. 비디오 복호화기를 위해 개발된 프로세서는 Synopsys 플랫폼 시뮬레이터와 FPGA 보드에서 성능을 평가하였다. 결과적으로 MPEG-2, MPEG-4 및 AVS에 적용하여 평균 37%의 복호 속도를 향상시켰다.

• 대한전자공학회논문지TC
• /
• 제40권11호
• /
• pp.63-71
• /
• 2003

본 논문에서는 인터넷 환경에서 실시간 음성 통신을 가능하게 하기 위해 부가 정보를 이용한 손실 패킷 복구 방법이 첨가된 전송 방법을 제시한다. 3GPP에서 기본적으로 이동 통신 환경에서의 사용을 위해 표준화되었고, 인터넷 환경에서의 사용을 위해 최근에 ITU-T에서 개선된 AMR-WB 음성 부호화기를 사용하였다. 인터넷과 같은 패킷 교환망 서비스에서의 패킷손실은 음질 저하를 유발하고 실시간 통신이 불가능하도록 한다. 따라서 본 논문에서는 단일 손실 발생시에 FEC(Foward Error Correction) 방법을 적용하였고 연속 손실의 경우에는 오류 은닉을 하였다. 또한 손실율에 따라 AMR-WR(Adaptive Multi-Rate Wideband) 부호화기의 특성을 이용하여 여러 모드로 동작하는 방법을 제시한다. 인터넷 환경의 실험을 위해 길버트 모델을 이용하였다. 손실율을 변화시키며 AMR-WB 23.05 kbit/s 모드로 전송하는 방법과 SNR(Signal to Noise Rate)과 MOS(Mean Opinion Score) 측정을 통해 비교하였다. 실험한 결과 손실율이 30% 에서도 SNR은 9.8㏈ MOS 값은 3.0정도의 통신 가능한 높은 음질을 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권4호
• /
• pp.150-157
• /
• 2008

본 논문에서는 높은 해상도를 제공하기 위하여 여러 대의 PC와 모니터를 연결한 타일드-디스 플레이(Tiled-Display) 시스템 상에서 동작하는 실시간 동영상 상영기를 설계 및 구현하였다. 제안한 동영상 상영기는 하나의 동영상을 기가 비트(Giga bit) 폐쇄 이더넷으로 연결된 여러 PC에 UDP 멀티캐스트를 사용하여 전송하고 각 수신기는 받은 동영상 데이타의 압축을 푼 후 이미지를 자신의 영역에 분할하여 시간적인 동기화를 맞추어서 재생할 수 있도록 설계되었다. 본 시스템은 미디어 데이타의 전송 중 발생하는 패킷 손실 및 지터(jitter) 문제를 동영상의 비트레이트에 따라서 방송량을 결정하는 흐름 제어 방법과 필요한 만큼 미리 받은 뒤 재생을 시작하는 버퍼링 방법을 통하여 해결하였으며, 서로 다른 PC의 상영기간의 동기화를 위하여 별도의 오버헤드 없이 시작 시간만 동기화하고 각 PC의 상영기들의 리퍼런스 클럭의 속도를 동일하도록 하여 안정적인 실시간 스트리밍 및 상영이 가능하도록 하였다. 또한 여러 전송포맷 및 압축 포맷을 지원하기 위하여 Microsoft DirectShow 구조상에서 구현되었다.

• 한국정보통신학회논문지
• /
• 제14권1호
• /
• pp.197-204
• /
• 2010

본 논문은 저 전압 및 저 왜곡 스위치형 커패시터 (switched-capacitor, SC)를 적용한 새로운 형태의 몸체효과 보상형 스위치 구조를 제안한다. 제안된 회로는 저 전압 SC회로를 위해서 rail-to-rail 스위칭을 허용하며, 기존의 부트스트랩 된 회로 (19dB)보다 더 우수한 총 고조파 왜곡을 가진다. 설계된 2-1 캐스케이드 시그마 델타 변조기는 통신 송수신 시스템내의 오디오 코덱을 위한 고해상도 아날로그-디지털변환을 수행한다. 1단 폴드형 캐스코드 연산증폭기 및 2-1 캐스케이드 시그마 델타 변조기는 0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었으며, 2.7V에서 동작한다. 연산증폭기의 1% 정착시간은 16 pF의 부하 용량에 대해 560ns를 보였다. 제작된 시그마 델타 변조기에 대한 검사는 비트 스트림 검사 및 아날로그 분석기를 이용하여 수행 되었다. 다이크기는 $1.9{\times}1.5\;mm^2$였다.