• 한국융합학회논문지
• /
• 제7권3호
• /
• pp.77-85
• /
• 2016

음향 전력 증폭기의 출력단에서 발생하는 비선형성을 보상하는 디지털 신호 처리 기술을 제안하고 그 모의실험 결과를 제시한다. 음향 전력 증폭기에 사용되는 소자에 의한 비선형성을 간접학습구조와 적응형 필터로 구성되는 디지털 신호 처리 기술로 보상한다. 적응형 필터를 사용함으로써 증폭기의 비선형 특성이 시간적으로 변하더라도 이를 적응적으로 보상할 수 있다. 모의실험 결과 전치 보상기는 3 차의 다항식으로 구현할 수 있으며 홀수차 비선형성을 효과적으로 제거할 수 있음을 보였다. 짝수 차 비선형은 출력 신호에 존재하는 직류 옵셋이 가장 큰 부분을 차지하며 이는 제안하는 기술로는 제거가 어려우므로 바이어스 회로 설계 시 유의해야 한다. 제안하는 기술은 아날로그 시스템의 본질적 특성 결함을 디지털 신호 처리 기술로서 보상할 수 있음을 보여준다.

• 대한의용생체공학회:의공학회지
• /
• 제24권2호
• /
• pp.107-112
• /
• 2003

본 연구는 공진이론에 기초한 인덱스 함수(index function)를 이용하여 간단하게 QRS를 검출하는 새로운 알고리즘에 관한 것이다 ECG 근 몇 개의 사인파형의 조합으로 모델링 가능하며. 이때 ECG의 일차차분 값은 사인파형의 크기 및 주파수와 관계가 있다. 이 사실에 근거하여, R-L-C 회로의 허수부의 제곱값과 유사한 인덱스함수를 디자인하였으며. 인덱스 함수의 응답에 적응방법(adaptive method)를 첨가하여 QRS를 검출하였다. 이 알고리즘은 다른 QRS 검출 알고리즘에 비해 비슷하거나 높은 검출성능을 보였고. 복잡한 전처리 또는 후처리 과정이 필요치 않으므로 실시간 검출에 유용하게 사용될 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.146-153
• /
• 2008

High speed serial link에 적합한 clock multiphase generator용 integrated phase-locked loop (PLL)을 설계하였다. 설계된 PLL은 programmable current mirror를 사용하여 동작 범위 안에서 동일한 loop bandwidth와 damping factor를 가진다. 또한 설계한 PLL 회로 netlists를 가지고 HSPICE 시뮬레이션을 통해 close-loop transfer function과 VCO의 phase noise transfer function을 구하였다. Board 위 칩의 자체 임피던스는 decoupling capacitor의 크기와 위치에 따라 계산된다. 세부적으로, close-loop transfer function에서 gain의 최대값과 VCO noise transfer function에서 gain의 최대값 사이의 주파수범위에서 decoupling capacitor의 크기와 위치에 따른 보드 위 칩의 자체 임피던스를 구하였다. 이를 바탕으로 보드에서의 decoupling capacitor의 크기와 위치가 PLL의 jitter에 어떠한 영향을 미치는지 분석하였다. 설계된 PLL은 1.8V의 동작 전압에서 400MHz에서 2GH의 wide operation range를 가지며 $0.18-{\mu}m$ EMOS공정으로 설계하였다. Reference clock은 100MHz이며 전체 PLL power consumption은 1.2GHz에서 17.28 mW이다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제7권2호
• /
• pp.36-40
• /
• 1993

본 논문에서는, 고조파 제거를 위해 PWM 기법을 사용할 때 회로의 구성이 복잡해지고, 제어가 어렵다는 단점을 개선하기 위하여 기준 신호와 부하의 기준 모델(Model)에서 유도된 궤환 신호를 폐루프 처리하여 비교함으로써 인버터의 게이팅 신호를 발생하는 MRA(Model Reference Adaptive)PWM 기법을 제시하였고, 제어기의 구성을 마이크로프로세서 및 아나로그 회로로 설계하였다. 일반적인 정현 PWM 기법을 사용했을 경우, PWM기법을 이용하여 전원에 대한 출력 전압의 비가 낮기 때문에 발생되는 전압 이용율 저하를 MRA PWM 기법을 이용하여 보상할 수 있었다. 또한 사다리꼴(Trapezoidal) 신호를 기준 신호로 사용함으로써 선전류의 저차 고조파를 줄일 수 있었으며, 비교적 간단한 수식을 이용하여 실시간 계산(On-line computation)으로 스위칭 패턴을 발생하였다.

• 한국정보통신학회논문지
• /
• 제20권12호
• /
• pp.2417-2424
• /
• 2016

항공기용 능동위상배열레이다와 같이 한정된 플랫폼에 장착되는 레이다에 사용하는 부품은 소형/경량화 특성이 매우 중요하다. 또한 최근의 능동위상배열레이다는 목표물의 탐지/추적이 가능한 다목적 레이다로 사용하기 위해 수천 개의 송수신모듈이 안테나의 배열형태로 개발되며, 여기에 적용하기 위한 송수신모듈 크기와 무게는 전체 레이다를 설계하는데 중요한 요소이다. 본 논문에서는 국산화 개발된 10W급 RF MEMS 스위치를 이용하여 소형 송수신 모듈을 개발하였고, 기존에 순환기(Circulator)를 사용한 것보다 회로 면적을 약 86.5% 수준으로 줄였다. 개발된 송수신모듈은 주요 전기적 요구 성능을 만족했을 뿐만 아니라, MIL-STD의 환경시험을 통과하여 군수 부품으로 적합함을 확인하였다. 송수신모듈에 적용된 MEMS 스위치는 적응형 수신기 (Adaptive Tunable Receiver), 재구성 가능한 스마트 능동위상배열안테나(Reconfigurable smart active antenna), 광대역 빔조향 안테나 등에도 적용할 수 있다.

• 한국전자통신학회논문지
• /
• 제9권12호
• /
• pp.1337-1344
• /
• 2014

디지털 가입자회선과 같은 통신에서 반향 제거기의 목적은 수신 경로에서 하이브리드 회로에 의해 누출되는 전송 신호를 보상하는 것이다. 일반적으로 전이중 통신에서 사용되는 반향 제거기는 지엽적인 신호에 의해 동작되는 적응 시스템이며, 최소 평균 제곱 알고리듬으로 구현된 반향 제거기가 많이 사용되어 왔지만 적은 계산 양의 장점을 가지는 반면에 느린 수렴 성능을 보인다. 또한, 반향 제거기의 길이는 성능과 수렴속도에 직접적인 영향을 미치며, 긴 시간동안 변화하는 반향을 제거하기 위해서는 반향 제거기의 계수 개수가 커야 하는데, 이것은 적응 필터의 수렴 속도를 감소시킨다. 본 논문에서는 통신 채널에서의 반향 제거에 대한 새로운 방법을 제안한다. 제안한 방법은 순방향 알고리듬과 역방향 알고리듬의 가중 결합으로 구성된 양방향 최소 평균 제곱 알고리듬을 사용하여 반향 제거기의 최적의 계수를 계산한다. 마지막으로 수학적 해석 및 모의실험을 통해 제안한 반향 제거기가 계산 양의 증가가 없이 거의 동일한 계산 양으로 기존의 반향 제거기보다 수렴 속도가 빠르다는 사실을 확인하였다.

• 한국정보통신학회논문지
• /
• 제9권4호
• /
• pp.745-752
• /
• 2005

본 논문에서는 무선환경을 이용하여 이동하는 객체의 확인 및 위치 추적을 위한 시스템에서 수신부측의 디지털부를 구현하고자 한다. 구현한 시스템의 경우에 UWB를 이용한 통신 시스템을 가정하였고, 전체적인 통신 방식은 직렬 통신(RS-232) 방식을 따른다. 디지털 수신기는 직렬 통신의 입출력을 담당하는 RS-232-type1/RS-232-type2, ID 검출을 위한 ID Detector, 그리고 ID Detector의 올바른 동작을 위해 입력을 버퍼링하는 PISO&Buffer 회로로 구성된다. 디지털 수신기는 UWB를 이용한 시스템의 응용 목적에 따라서 최소의 하드웨어 자원을 이용하면서 구현하고자 하였다. 따라서 다중 ID에 대해서 내부적인 반복 검출 방법으로 원래의 패턴과 상관성을 검사한다. 또한 기본 ID를 내장하고 있어 송신 신호에 대해서 즉각적인 검출이 가능하고, 다른 시스템과의 호환성을 고려하여 ID 패턴의 내용 및 길이를 프로그래밍하여 사용할 수 있다. 구현된 하드웨어는 Xilin의 XC2S100PQ208-5 칩에 사상하였고 727($30\%$)개의 셀을 이용하면서 해당 칩에서75MHz(13.341ns)의 clock frequency로 동작할 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제16권2호
• /
• pp.151-155
• /
• 2016

우리는 이 논문에서 ADPCM (adaptive differential pulse code modulation)을 적용함으로써 디밍 콘트롤러를 갖는 LED 드라이버의 설계를 제시한다. ADPCM 장비는 고해상도를 가지고 LED 전류를 정확하게 제어하며, 고조파 전류 펄스의 퍼짐으로 인하여 초래되는 RFI 를 감소시켜 준다. 또한 제어 동작의 정밀도를 높여준다. 이 연구에서 LED에 펄스 전류를 인가함으로써 고효율 에너지의 LED를 제어하는 디지털 제어회로의 설계를 제시한다. 우리가 설계한 LED 전류구동시스템은 디지털 제어 부와 아날로그 SMPS (스위치 모드 파워 서플라이)를 별도로 구현한 두개의 시스템이다. 입력레벨이 0.7 인 경우의 시뮬레이션 결과는 시그마 델타 변조를 하여 얻은 D/A 컨버터의 출력을 나타내었다. 개수가 510 개인 펄스신호의 경우 0.15 % 의 정밀도를 얻을 수 있었다.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.103-110
• /
• 2014

최근 등장한 TSV(Through Silicon Via)기반의 3D 적층 기술은 보다 강력한 발열관리 기법을 필요로 하며 냉각 비용과 폼팩터(form factor)의 제한을 고려했을 때 소프트웨어적인 열관리 기법의 중요성이 더욱 강조되고 있다. 이러한 접근 방식의 유력한 후보 중 하나로 제시되었던 스로틀링을 통한 열관리 기법의 경우, 증가하는 버스 점유율로 인해 전체적인 성능저하를 야기하는 문제점이 있다. 본 논문에서는 향후 TSV 기반 3D SoC의 커뮤니케이션 병목 현상을 해결하기 위한 3D 네트워크-온-칩 (Network-on-Chip, NoC) 구조에서 어댑티브 스로틀링 기법을 제안하여, 열관리와 더불어 온-칩 네트워크상의 트래픽 감소를 통해 전체적인 성능향상을 목표로 한다. 본 논문에서는 실험을 통하여 기존의 방식에 비하여 스로틀링으로 인해 저하된 처리량이 최소경로 라우팅 시 최대 72% 향상됨을 알 수 있었다.

• 대한전자공학회논문지SP
• /
• 제39권6호
• /
• pp.709-717
• /
• 2002

본 논문은 케이블 채널 등화에 이용 가능한 빠른 수렴 특성을 갖는 블라인드 결정 궤환 등화기를 제안한다. 전방향 및 궤환 필터로 구성되는 기존의 블라인드 결정 궤환 등화기는 에러 전파 문제를 피하기 위해 전방향 필터 계수가 충분히 수렴된 후, 궤환 필터 계수가 갱신되므로 정상 상태에 수렴하는데 많은 훈련시간이 걸리는 단점을 갖는다. 이런 단점을 극복하기 위해 제안된 등화기는 수신신호와 입력신호의 통계적 특성을 나타내는 대표값 사이의 최소 거리를 이용하는 새로운 비용함수를 전방향 필터에 적용하였다. 또한 계수 갱신에 이용되는 LMS 알고리즘의 수렴 상수를 등화기 출력에 따라 적응적으로 변화시킴으로써 궤환 필터의 수렴 속도를 향상시켰다. 제안된 등화기의 성능을 공인된 케이블 채널 환경하에서 모의실험 하였다. 그 결과, 제안된 등화기는 기존의 블라인드 등화기보다 빠른 수렴속도를 보였으며, SER 성능 비교에서도 기존의 블라인드 등화기보다 더 나은 결과를 나타내었다. 제안된 등화 기술을 유무선 멀티미디어 전송환경, 8-VSB 혹은 64-QAM 방식을 이용하는 지상파 HDTV 등에 적용하는 것을 기대할 수 있다.