• 제목/요약/키워드: WSi2

검색결과 82건 처리시간 0.024초

MOS 소자에서 WSi$_2$ 게이트 전극이 Thin Oxide 성질에 미치는 영향 (Effect of WSi$_2$ Gate Electrode on Thin Oxide Properties in MOS Device)

  • 박진성;이현우;김갑식;문종하;이은구
    • 한국세라믹학회지
    • /
    • 제35권3호
    • /
    • pp.259-263
    • /
    • 1998
  • WSi2/CVD-Si/SiO2/Si-substrate의 폴리사이드 구조에서 실리콘 증착 POCl3 확산 그리고 WSi2 증착 유무에 따른 Thin oxide 특성을 연구했다 WSi2 막을 증착하지 않은 CVD-Si/SiO2/Si-substrate 구조에서 CVD-Si을 po-lycrystalline-Si으로 증착한 시편이 amorphous-Si을 증착한 시편보다 산화막 불량이 적다 WSi2 를 증착시킨 WSi2/CVD-Si/SiO2./Si-substrate의 구조에서 CVD-Si의 polycrystalline-Si 혹든 amorphous-Si 의 막 증착에 따른 thin oxide의 불량율 차이는 미미하다 산화막 불량은 CVD-Si에 확산시킨 인(P) 증가 즉 면저항(sheet resistance) 감소로 증가한다. Thin oxide의 절연특성은 WSi2 증착으로 저하된다 WSi2 증착으로 산화막 두께는 증가하나 막 특성은 열등해져 산화막 절연성이 떨어진다.

  • PDF

Polycide구조로 저압화학증착된 $WSi_x$박막의 열처리에 따른 거동 (Effects of annealing on the properties of $WSi_x$ films in ploycide structure formed by LPCVD method)

  • 이재호;임호빈;이종무
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제3권4호
    • /
    • pp.263-270
    • /
    • 1990
  • WSi$_{x}$박막을 Polycide구조로 저압화학증착법에 의해 제작한 후, 열처리를 N$_{2}$분위기에서 30분간 여러온도로 수행하였다. WSi$_{x}$박막의 전기비저항은 열처리온도의 증가에 따라 감소하였으며 1000.deg.C이상으로 열처리한 시편의 경우, 하부 다결정실리콘층의 도우핑여부에 관계없이 35.mu.m.OMEGA.-cm 정도를 나타내었다. 560.deg.C의 열처리에서 WSi$_{x}$박막은 정방정의 WSi$_{2}$ 결정질로 결정화가 되기 시작하였고 열처리온도의 증가에 따라 WSi$_{2}$결정립의 성장도 관찰되었다. 열처리온도에 따른 전기저항의 변화는 WSi$_{x}$박막의 결정립크기와 밀접한 관계가 있었다. 증착된 WSi$_{x}$박막내의 광잉실리콘원자들이 열처리중에 하부의 다결정실리콘층으로 재분배됨을 AES분석에 의해 확인하였다. Hall 측정결과 900.deg.C이상으로 열처리된 시편은 Hole도전체의 거동을 나타내었고 800.deg.C이하로 열처리된 시편은 electron도전체의 거동을 나타내었다.

  • PDF

WSi2/CVD-Si/SiO2 구조의 게이트 전극 특성 (Characteristics of Gate Electrode for WSi2/CVD-Si/SiO2)

  • 박진성;정동진;이우성;이예승;문환구;김영남;손민영;이현규;강성철
    • 한국세라믹학회지
    • /
    • 제30권1호
    • /
    • pp.55-61
    • /
    • 1993
  • In the WSi2/CVD-Si/SiO2 polycide structure, electrode resistance and its property were studied as a function of deposition temperature and thickness of CVD-Si, diffusion condition of POCl3, and WSi2 being deposited or not. Resistivity of poly-Si is decreased with increment of thickness in the case of POCl3 diffusion of low sheet resistance, but it is increased in the case of high sheet resistance. The resistivity of amorphous-Si is generally lower than that of poly-Si. Initial sheet resistance of poly-Si/WSi2 gate electrode is affected by the thickness and resistance of poly-Si layer, but final resistance after anneal, 900$^{\circ}C$/30min/N2, is only determined by WSi2 layer. Flourine diffuses into SiO2, but tungsten does not. In spite of out-diffusion of phosphorus into WSi2 layer, the sheet resistance is not changed.

  • PDF

WSi2 word-line 및 bit-line용 spacer-Si3N4 박막의 증착 (Deposition of Spacer-Si3N4 Thin Film for WSi2 Word-Line and Bit-Line)

  • 안승준;김대욱;김종해;안성준;김영정;김호섭
    • 한국재료학회지
    • /
    • 제14권6호
    • /
    • pp.402-406
    • /
    • 2004
  • $WSi_2$, $TiSi_2$, $CoSi_2$, and $TaSi_2$ are general silicides used today in semiconductor devices. $WSi_2$ thin films have been proposed, studied and used recently in CMOS technology extensively to reduce sheet resistance of polysilicon and $n^{+}$ region. However, there are several serious problems encountered because $WSi_2$ is oxidized and forms a native oxide layer at the interface between $WSi_2$ and $Si_3$$N_4$. In this study, we have introduced 20 $slm-N_2$ gas from top to bottom of the furnace in order to control native oxide films between $WSi_2$ and $Si_3$$N_4$ film. In resulting SEM photographs, we have observed that the native oxide films at the surface of $WSi_2$ film are removed using the long injector system.

Tungsten polycide gate 구조에서 $WSi_x$ 두께와 fluorine 농도가 gate oxide 특성에 미치는 영향 (Effects of $WSi_x$, thickness and F concentration on gate oxide characteristics in tungsten polycide gate structure)

  • 김종철
    • 한국진공학회지
    • /
    • 제5권4호
    • /
    • pp.327-332
    • /
    • 1996
  • Tungsten(W) polycide gate 구조에서 $WSi_x$의 두께가 증가하면 열처리 공정 후 Gate oxide의 두께가 증가하며, 전기적 신뢰도가 열화 되는 현상이 발생한다. 이러한 특성 열화를 일으키는 지배적인 요인은 $WSi_x$ 증착 공정 중 유입되어 후속 열 공정에 의하여 gate oxide로 환산되는 fluorine인 것으로 밝혀졌다. 이러한 현상을 규명하기 위하여 fluorine ion implantation된 poly Si과의 특성을 비교하였으며, SIMS 및 단면 TEM을 이용한 미세 구조 연구를 실시하였다. 그러나 $WSi_x$의 두께가 600$\AA$ 이상부터는이러한 특성 열화가 포화되는 현상이 관찰되었다. 600$\AA$ 이상의 $WSi_x$ 두께에서는 미세 구조가 표면이 거칠고, porous한 phase로 구성된 상부 구조와 비교적 dense하고, 매끈한 계면 상태를 갖는 하부 구조로 이루어졌으며, porous한 표면 부위는 후속 열공정 중 oxygen-rich한 phase로 변하여 fluorine을 포획하여 oxide로의 확산을 억제하여 특성 열화가 포화되는 것으로 해석되었다.

  • PDF

금속-산화막-반도체 소자에서 대체 게이트 금속인 텅스텐 실리사이드의 특성 분석 (Tungsten Silicide ($WSi_2$) for Alternate Gate Metal in Metal-Oxide-Semiconductor (MOS) Devices)

  • 노관종;윤선필;양성우;노용한
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
    • /
    • pp.64-67
    • /
    • 2000
  • Tungsten silicide(WSi$_2$) is proposed for the alternate gate electrode of ULSI MOS devices. Good structural property and low resistivity of WSi$_2$ deposited by a low pressure chemical vapor deposition(LPCVD) method directly on SiO$_2$ is obtained after annealing. Especially, WSi$_2$-SiO2 interface remains flat after annealing tungsten silicide at high temperature. Electrical characteristics of annealed WSi$_2$-SiO$_2$-Si(MOS) capacitors were improved in view of charge trapping.

  • PDF

$Al_2O_3/HfO/Al_2O_3$ 터널장벽 $WSi_2$ 나노 부유게이트 커패시터의 전기적 특성

  • 이효준;이동욱;한동석;김은규;유희욱;조원주
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2010년도 제39회 하계학술대회 초록집
    • /
    • pp.191-192
    • /
    • 2010
  • 높은 유전상수를 가지는 터널 장벽물질 들은 플래쉬메모리 및 나노 부유게이트 메모리 소자에서 터널의 두께 및 밴드갭 구조의 변형을 통하여 단일층의 $SiO_2$ 터널장벽에 비하여 동작속도를 향상시키고 누설전류를 줄이며 전하보존 특성을 높여줄 수 있다.[1-3] 본 연구에서는 $Al_2O_3/HfO/Al_2O_3$구조의 고 유전체 터널장벽을 사용하여 $WSi_2$ 나노입자를 가지게 되는 metal-oxide-semiconductor(MOS)구조의 커패시터를 제작하여 전기적인 특성을 확인하였다. p형 (100) Si기판 위에 $Al_2O_3/HfO/Al_2O_3$ (AHA)의 터널장벽구조를 원자층 단일 증착법을 이용하여 $350^{\circ}C$에서 각각 2 nm/1 nm/3 nm 두께로 증착시킨 다음, $WSi_2$ 나노입자를 제작하기 위하여 얇은 $WSi_2$ 박막을 마그네트론 스퍼터링법으로 3 - 4 nm의 두께로 증착시켰다. 그 후 $N_2$분위기에서 급속열처리 장치로 $900^{\circ}C$에서 1분간의 열처리과정을 통하여 AHA로 이루어진 터널 장벽위에 $WSi_2$ 나노입자들이 형성할 수 있었다. 그리고 초 고진공 마그네트론 스퍼터링장치로 $SiO_2$ 컨트롤 절연막을 20 nm 증착하고, 마지막으로 열 증기로 200 nm의 알루미늄 게이트 전극을 증착하여 소자를 완성하였다. 그림 1은 AHA 터널장벽을 이용한 $WSi_2$ 나노 부유게이트 커패시터 구조의 1-MHz 전기용량-전압 특성을 보여준다. 여기서, ${\pm}3\;V$에서 ${\pm}9\;V$까지 게이트전압을 점차적으로 증가시켰을 때 메모리창은 최대 4.6 V로 나타났다. 따라서 AHA의 고 유전체 터널층을 가지는 $WSi_2$ 나노입자 커패시터 구조가 차세대 비 휘발성 메모리로서 충분히 사용가능함을 보였다.

  • PDF

MOS 소자를 위한 $HfO_3$게이트 절연체와 $WSi_2$게이트의 집적화 연구 (Investigation of $WSi_2$ Gate for the Integration With $HfO_3$gate oxide for MOS Devices)

  • 노관종;양성우;강혁수;노용한
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2001년도 하계학술대회 논문집
    • /
    • pp.832-835
    • /
    • 2001
  • We report the structural and electrical properties of hafnium oxide (HfO$_2$) films with tungsten silicide (WSi$_2$) metal gate. In this study, HfO$_2$thin films were fabricated by oxidation of sputtered Hf metal films on Si, and WSi$_2$was deposited directly on HfO$_2$by LPCVD. The hysteresis windows in C-V curves of the WSi$_2$HfO$_2$/Si MOS capacitors were negligible (<20 mV), and had no dependence on frequency from 10 kHz to 1 MHz and bias ramp rate from 10 mV to 1 V. In addition, leakage current was very low in the range of 10$^{-9}$ ~10$^{-10}$ A to ~ 1 V, which was due to the formation of interfacial hafnium silicate layer between HfO$_2$and Si. After PMA (post metallization annealing) of the WSi$_2$/HfO$_2$/Si MOS capacitors at 500 $^{\circ}C$ EOT (equivalent oxide thickness) was reduced from 26 to 22 $\AA$ and the leakage current was reduced by approximately one order as compared to that measured before annealing. These results indicate that the effect of fluorine diffusion is negligible and annealing minimizes the etching damage.

  • PDF