• ETRI Journal
• /
• 제27권5호
• /
• pp.635-638
• /
• 2005

Spatial audio coding (SAC) is an extremely high compact representation of encoded multi-channel audio material. This paper suggests a multi-channel audio service in the terrestrial digital multimedia broadcasting (T-DMB) system using a novel SAC tool, which is called a virtual source location information (VSLI)-based SAC tool. Intensive experiments are presented to evaluate the validity of the proposed VSLI-based SAC tool, and prototypical systems are also presented to demonstrate the reliability of the proposed multi-channel T-DMB system in real applications.

• ETRI Journal
• /
• 제28권2호
• /
• pp.219-222
• /
• 2006

Virtual source location information (VSLI) has been newly utilized as a spatial cue for compact representation of multichannel audio. This information is represented as the azimuth of the virtual source vector. The superiority of VSLI is confirmed by comparison of the spectral distances, average bit rates, and subjective assessment with a conventional cue.

• 방송공학회논문지
• /
• 제10권3호
• /
• pp.328-338
• /
• 2005

멀티채널 오디오 컨텐츠에 대한 사용자의 욕구가 증가하고 있는 가운데 서비스를 위한 저비트율 멀티채널 오디오 부호화 기술에 대한 표준화가 진행되고 있다. 본 논문에서는 협대역폭 채널환경에 적합한 고압축율의 멀티채널 오디오 부호화 기술인 음원위치단서 부호화 기술(Sound Source Location Cue Coding; SSLCC)을 제안하고, SSLCC가 기존 BCC (Binaural Cue Coding)의 압축 성능을 향상시키기 위하여 단서로 이용한 VSLI (Virtual Source Location Information)를 설명한다. 또한 객관적 평가로 기존의 BCC 시스템과의 평균 비트율을 비교하고, MUSHRA (Multi-Stimulus test with Hidden Reference and Anchor) 방법을 이용한 주관 청취 평가를 수행하여 제안된 SSLCC 부호화 기법의 우수성을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.419-420
• /
• 2000

This paper describes the innovation of VLSI design methodology in the coming decade. Technology trend of VLSI fabrication is surveyed first. Then the so-called “design crisis” is analyzed. Finally, possible design methodology to overcome the design crisis is discussed.

• 대한전자공학회논문지SP
• /
• 제47권5호
• /
• pp.18-24
• /
• 2010

본 논문에서는 돌비 프로로직 II/IIx를 대체하기 위한 가상 음원 위치 정보 기반의 새로운 메트릭스 디코더 시스템을 제안하고자 한다. 제안하는 신규 메트릭스 디코더는 역행렬 계산을 통해 얻어지는 수동 메트릭스 디코딩부와 수동 메트릭스 디코딩을 통해서 얻은 신호들을 멀티채널 신호의 채널간 이미지 특성에 따라서 적응적으로 가변시키는 능동 메트릭스 디코딩부로 구성된다. 멀티채널 환경에서 채널 간에 형성되는 다수의 이미지는 실제 청각 시스템에 의해서 인지되어 만들어지는 가상의 사운드 이벤트와 연결이 되어 있다. 따라서 이 이미지의 위치와 크기에 기반하여 멀티채널 신호를 적응적으로 가변시키면, 인지적인 관점에서 우수한 성능의 메트릭스 디코더를 설계할 수 있다. 더불어 채널간 분리도를 향상시키기 위해서 비선형 삼각함수의 조합을 사용하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.245-248
• /
• 2001

본 논문에서는 연집 오류(burst error)에 우수한 정정 능력을 보이는 고속 RS(Reed-Solomon) 복호기를 제안한다. 제안된 RS 복호기는 RS(n, k, t); (37 < n ≤ 255, 21 < k ≤ 239, t = 8)의 사양을 지원하며 수정 유클리드 알고리즘(modified Euclid´s algorithm)을 이용한 시스톨릭 어레이(systolic array) 방식의 병렬처리 구조로 설계되었다. 고속 RS 복호기의 효율적인 VSLI 설계를 위하여 새로운 방식의 수정 유클리드 알고리즘 연간 회로를 제안한다. 제안된 수정 유클리드 알고리즘 회로는 2t + 1의 연산 지연 시간을 갖으며 기존 구조의 연산 지연 시간인 3t + 37에 비하여 t = 8 인 경우 약 72%의 연산 지연이 감소하였다. 제안된 구조를 VHDL을 이용하여 설계하였으며 SAMSUNG 0.5㎛(KG80) 라이브러리를 이용하여 논리 합성과 타이밍 검증을 수행하였다. 합성된 RS 복호기의 총 게이트 수는 약 77,000 개이며 최대 80MHz의 동작 속도를 나타내었다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권5호
• /
• pp.349-357
• /
• 2016

The era of the Internet of Things (IoT) is upon us. In this era, minimizing power consumption becomes a primary concern for system-on-chip designers. While traditional power minimization and dynamic power management (DPM) techniques have been heavily explored to improve the power efficiency of devices inside very large-scale integration (VLSI) platforms, there is one critical factor that is often overlooked, which is the power conversion efficiency of a power delivery network (PDN). This paper is a tutorial that focuses on the power conversion efficiency of the PDN, and introduces novel methods to improve it. Circuit-, architecture-, and system-level approaches are presented to optimize PDN designs, while case studies for three different VSLI platforms validate the efficacy of the introduced approaches.

• ETRI Journal
• /
• 제29권1호
• /
• pp.99-102
• /
• 2007

The channel level difference (CLD) is a main parameter in the reference model 0 (RM0) for MPEG Surround. Nevertheless, the CLD quantization method in the RM0 has problems such as the lack of theoretical background and inappropriate quantization levels. In this letter, a new CLD quantization method is proposed based on the virtual source location information which has strength in the quantization process. From experimental results, it is confirmed that the proposed scheme greatly reduces the quantization distortions measured in dB and degrees without any additional complexity.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.708-714
• /
• 2000

본 논문에서는 쿼드-트리 방식을 이용한 프랙탈 영상압축 알고리즘의 고속화를 위한 1-차원 VLSI 어레이를 제안한다. 먼저, 순차적 Fisher 알고리즘을 단일할당코드 알고리즘으로 변환하여 데이터의존 그래프를 구현하였다. 구해진 데이터의존 그래프를 최적의 방향으로 투영시켜 2-차원 어레이를 설계하고, 구해진 2-차원 어레이를 변형하여 1-차원 VLSI 어레이를 설계하였다. 설계한 1-차원 VLSI 어레이에서 치역블록 및 정의블록을 입력하는 핀과 처리요소의 내부 연산장치를 고유함으로써 입출력 핀의 수를 줄이고 처리요소의 구조를 간단하게 했다. 또한 각 블록크기에 대한 연산을 위한 처리요소를 재사용하여 처리요소의 이용률을 높였다. 512$\times$512 그레이-스케일 영상의 프랙탈 1-차원 VSLI 어레이의 동작은 컴퓨터 시뮬레이션을 통하여 검증하였다.

• 한국정보처리학회논문지
• /
• 제4권2호
• /
• pp.628-638
• /
• 1997

VSLI회로에서 스위치 레벨 결함 모델은 stuck-at결함만 사용하는데 한계가 있다. 따라서 본 연구는 스위치 레벨 결함 모델인 트랜지스터 stuck-open과 stuck-close결함을 다룰 수 있는결함 시뮬레이터를 구현한다. 스위치 레벨 회로는 이론적으로 신호 흐름이 양방향으로 전달되지만 실제로 대부분의 신호 흐름은 약 95%정도가 단 방향을로 설정되어 평가되는 것으로 나타내고 있다. 본 연구에서는 스위치 레벨 회로를 단반향 그래프 모델 로 변환시켜 해석한다. 스위치 레벨 회로는 EDIF컴파일러에 의해 입력되고 두개의 단방향으로 재구성된 자료구조를 만든다. 스위치 레벨 회로는 신호 흐름 경로가 도입되는 지배적 경로 기법이 제시된다. 지배적 경로는 경로를 판단하여 최종 출력 상태값을 결정하는 논리 시뮬레이션을 수행한다. 스위치 레벨 결함 시뮬레이션은 노들들로 연결되는 경로 상에 임의 트랜지스터의 stuck-open,stuck-close 결함을 주입시키고, 트랜지스터 저항값을 적용한 노드세기의 계산에 의한 지배적 경로를 평가한다. 이때 최초 입력은 two pattern vector를 인가하여 정상회로의 최종 출력 상태값과 결함회로의 출력 상태값을 비교하여 결함 검색하며, 그결함 검색의 정확성 을 보인다.