• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.53-64
• /
• 2002

This paper describes a design of cryptographic processor that implements the AES (Advanced Encryption Standard) block cipher algorithm, "Rijndael". An iterative looping architecture using a single round block is adopted to minimize the hardware required. To achieve high throughput rate, a sub-pipeline stage is added by dividing the round function into two blocks, resulting that the second half of current round function and the first half of next round function are being simultaneously operated. The round block is implemented using 32-bit data path, so each sub-pipeline stage is executed for four clock cycles. The S-box, which is the dominant element of the round block in terms of required hardware resources, is designed using arithmetic circuit computing multiplicative inverse in GF($2^8$) rather than look-up table method, so that encryption and decryption can share the S-boxes. The round keys are generated by on-the-fly key scheduler. The crypto-processor designed in Verilog-HDL and synthesized using 0.25-$\mu\textrm{m}$ CMOS cell library consists of about 23,000 gates. Simulation results show that the critical path delay is about 8-ns and it can operate up to 120-MHz clock Sequency at 2.5-V supply. The designed core was verified using Xilinx FPGA board and test system.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.35-42
• /
• 2005

본 논문에서는 전력소모 감소 및 강건성 (robustness) 향상을 위한 새로운 구조의 플립-플롭을 제안한다. 가변 샘플링 윈도우 플립-플롭(Variable sampling window flip-flop, VSWFF)은 입력 데이터에 따라 샘플링 윈도우의 폭을 변화시켜 강인한 데이터-래치 동작을 제공할 뿐 아니라 더욱 짧은 hold time을 갖는다. 또한, 이 플립-플롭은 입력 스위칭 행위(input switching activity)가 큰 경우에 기존의 저전력 플립-플롭보다 내부 전력소모를 감소시킬 수 있다. 클럭 진폭 감쇄형 가변 샘플링 윈도우 플립-플롭(Clock swing-reduced variable sampling window flip-flop, CSR-VSWFF)은 작은 스윙 폭의 클럭을 사용함으로써 클럭분배망(clock distribution network)의 전력소모를 감소시킬 수 있다. 기존의 클럭 진폭 감쇄형 플립-플롭(Reduced clock swing flip-flop, RCSFF)과 달리, 제안된 플립-플롭은 공급전압만으로 동작하므로 고전압의 발생 및 분배로 인한 설계 상의 비용증가를 제거한다. 시뮬레이션 결과, 기존의 플립-플롭과 비교하여 더욱 좁은 샘플링 윈도우에서도 불변의 지연값(latency) 을 유지하고 전력-지연 곱(power-delay product, PDP)이 개선됨을 확인하였다. 제안된 플립-플롭의 성능을 평가하기 위하여 $0.3\mu m$ CMOS 공정기술을 이용하여 테스트 칩을 설계하였으며, 실험 결과, VSWFF는 입력 스위칭 행위가 최대일 때 전력소모가 감소하며 CSR-YSWFF를 이용하여 설계된 동기 카운터는 부가 고전압의 사용 없이 전력소모가 감소됨을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.60-69
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기(pipelined adaptive decision-feedback equalizer; PADFE)를 0,25-${\mu}m$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS(delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary(RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate(BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 41.96\times1.35-mm^2$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 동작 가능할 것으로 예상되며, 평균 전력소모는 약 890-mW로 예측되었다. 제작된 칩의 테스트 결과로부터 기능이 정상적으로 동작함을 확인하였다.

• 대한기계학회논문집B
• /
• 제22권6호
• /
• pp.888-898
• /
• 1998

The present study investigated the effects of the experimental parameters on the cooling characteristics of the multichip module cooled by the indirect liquid cooling method using water and paraffin slurry. The experimental parameters are mass fraction of 2.5 ~ 7.5% for paraffin slurry, heat flux of 10 ~ 40 W/cm$^{2}$ for the simulated VLSI chips and Reynolds numbers of 5,300 ~ 15,900. The apparatus consisted of test section, paraffin slurry maker, pump, constant temperature baths, flowmeter, etc. The test section made of in-line, four-row array of 12 heat sources for simulating 4 * 3 multichip module which was flush mounted on the top wall of a horizontal rectangular channel with the aspect ratio of 0.2. The inlet temperature was 20 deg. C for all experiments. The size of paraffin slurry was constant as 10 ~ 40 .mu.m befor and after the experiment. The chip surface temperatures for paraffin slurry with the mass fraction of 7.5% showed lower by 16 deg. C than those for water when the heat flux is 40 W/cm$^{2}$. The local heat transfer coefficients for the paraffin slurry with the mass fraction of 7.5% were larger by 17 ~ 25% than those for water at the first and the fourth row. The local heat transfer coefficients reached to a row-number-independent, thermally fully developed value approximately after the third row. The local Nusselt numbers at the fourth row for paraffin slurry with the mass fraction of 7.5% were larger by 23 ~ 29% than those for water.

• 인터넷정보학회논문지
• /
• 제3권3호
• /
• pp.87-93
• /
• 2002

복잡한 통신망과 병렬컴퓨터에서는 효율적인 상호 연결을 위해 스위치가 중요한 영향을 미친다. 이 스위치는 라우팅 정보에 따라서 입력포트와 출력포트 사이에 연결을 해주는 역할을 하게 된다. 따라서 스위치에 성능을 향상시키는 것은 중요한 일이다. 본 논문에서 제안한 스위치는 컴퓨터 시뮬레이션 결과 입력버퍼형 보다 최대처리율이 11%이상 향상되었고, 다른 반얀형 스위치들에 비하여 성능과 하드웨어 양을 비교하여 볼 때 좋은 결과를 얻었다. 따라서 이 스위치는 VLSI 칩으로 구현될 경우 초고속 ATM-LAN 과 병렬컴퓨터를 개발하는데 유용하게 활용될 수 있을 것이다. 제안된 반얀형 스위치는 MAX$＋^+$PLUSII, VHDL을 이용하여 설계 및 검증을 하고 시뮬레이션을 하였다

• 전기전자학회논문지
• /
• 제9권1호
• /
• pp.57-64
• /
• 2005

본 논문에서는 전류 테스팅을 이용하여 CMOS 집적회로에 존재하는 결함을 검출하는 내장형 전류 감지회로를 설계하였다. 이 회로는 일반적인 CMOS 공정으로 구현하였으며 결함전류와 기준전류를 전압으로 변환시켜 시험대상 회로의 결함을 고속으로 검출하며, 미세공정에도 적용가능한 회로이다 제안한 전류 감지회로는 전류원 내장으로 인한 추가적인 전력소모를 문제를 해결하였다. 제안한 회로의 정당성 및 효율성은 HSPICE를 이용한 시뮬레이션으로 그 타당성을 입증하였다. 제안한 전류 감지회로가 칩의 전체 면적에서 차지하는 면적소모는 시험대상회로에서 약 9.2%로, 내장형 전류 감지회로에 의한 면적소모는 무시할 만 하다. 제안한 회로는 Hynix O.35um 2-poly 4-metal N-Well 표준 CMOS 공정으로 제작하였다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.32-40
• /
• 2016

센서네트워크 센서노드의 위치정보는 기본적으로 센싱 데이터가 얻어진 위치를 알려주는 목적으로 사용되며 Context 기반 고차원 서비스를 제공하기 위한 가장 중요한 정보중 하나이다. 센서네트워크상에서 위치인식을 위해 다양한 방법들이 연구되고 제안되어 왔으며, 이러한 방법 중에 IEEE 802.15.4 센서네트워크의 물리 계층과 매체 접근 계층을 이용한 위치인식 방법에 관한 연구방법이 크게 대두되고 있다. IEEE 802.15.4 프로토콜은 장치간의 저가격, 저속의 무선 통신을 지향하기 때문에 구현에 있어서 고도화된 최적화가 중요한 요구사항이라 할 수 있다. 하지만 수신 신호의 세기를 가지고 센서 노드들의 위치를 계산하는 방법은 최적화 문제의 해를 구하기 위한 과정이기 때문에 많은 연산 량이 필요로 하게 되고, IEEE802.15.4를 지원하는 System-On-a-Chip (SoC)의 경우 8비트 마이크로 컨트롤러기반으로 설계되어 있다는 점을 고려하면, IEEE802.15.4 기반의 위치 인식 서비스를 위해서는 하드웨어에 기반을 둔 위치 인식 엔진의 필요성이 무엇보다 중요하다. 본 논문은 IEEE 802.15.4 물리계층에 기반을 둔 가중치 기반의 최대우도방법 위치인식기 하드웨어 구현에 관해 제안하고자 한다. 테스트 베드를 이용한 필드테스트 결과 제안하는 하드웨어 기반 가중치 방식의 위치 인식방법은 정확도에서 10% 정도의 개선과 함께 내장 마이크로 컨트롤러의 연산량 및 메모리 액세스를 30% 정도 감소시켜 시스템 전원소모를 줄일 수 있는 결과를 얻을 수 있었다.