• 한국수학사학회지
• /
• 제21권1호
• /
• pp.29-44
• /
• 2008

퍼지 논리는 1965년 Zadeh([13])에 의하여 소개된 이후 꾸준히 확장, 발전하였다. 퍼지 논리와 관련된 수학사 및 수학교육 논문([1], [2], [3], [4], [5], [7])들이 많이 발표되었지만 정작 퍼지 논리의 창시자인 Zadeh에 대한 연구 논문은 아직 발표되지 않았다. 본 논문에서는 Zadeh의 생애와 업적을 알아보고 이를 통해 우리가 배워야 할 점들에 대해 논의한다. 또한 이가 논리, 다가 논리, 퍼지 논리, 직관주의 논리 및 직관적 퍼지 집합을 비교, 분석하고 직관적 퍼지 집합에서 '직관적(intuitionistic)' 이라는 용어의 부적절성에 대해 논의한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국지능시스템학회 2008년도 춘계학술대회 학술발표회 논문집
• /
• pp.311-312
• /
• 2008

퍼지 논리는 1965년 Zadeh[13]에 의하여 소개된 이후 꾸준히 확장, 발전하였다. 퍼지 논리와 관련된 수학사 및 수학교육 논문[1, 2, 3, 4, 5, 7]들이 많이 발표 되었지만 정작 퍼지 논리의 창시자인 Zadeh에 대한 연구 논문은 아직까지 나오지 않았다. 본 논문에서는 Zadeh의 생애와 업적을 알아보고 이를 통해 우리가 배워야 할 점들에 대해 논의한다. 또한 이가 논리, 다가 논리, 퍼지 논리, 직관주의 논리 및 직관적 퍼지 집합을 비교, 분석해보고 직관적 퍼지 집합에서 '직관적(intuitionistic)'이라는 용어의 부적절성에 대해 논의한다.

• 논리연구
• /
• 제18권1호
• /
• pp.65-83
• /
• 2015

이 글에서 우리는 3치 초일관 논리를 위한 비대수적 집합-이론적 크립키형 의미론을 다룬다. 이를 위하여 먼저 두 3치 체계를 소개한다. 그리고 그 다음에 이에 상응하는 집합-이론적 크립키형 의미론을 소개한다.

• 논리연구
• /
• 제17권3호
• /
• pp.441-461
• /
• 2014

이 글에서 우리는 3치 초일관 논리를 위한 한 종류의 크립키형 의미론 즉 대수적 크립키형 의미론을 다룬다. 이를 위하여 먼저 두 3치 체계를 소개하고 그에 상응하는 대수를 정의한 후 이 두 체계가 대수적으로 완전하다는 것을 보인다. 다음으로 이 체계들을 위한 대수적 크립키형 의미론을 소개하고 이를 대수적 의미론과 연관짓는다.

• 한국통신학회논문지
• /
• 제13권5호
• /
• pp.411-421
• /
• 1988

본 논문에서는 Tabular法을 이용한 CCD(charge-coupled device) 4値論理回路를 설계하는 방법을 제시하였다. 첫 번째 4値 논리함수를 수산(手算) 및 컴퓨터 프로그래밍에 의해서 분해하고 이것을 기초로 하여 Tabular法에 의한 CCD 4値회로를 실현시키는 알고리즘을 유도하였다. 이 알고리즘에 의해서 2變數 4値 논리함수를 분해(分解)해서 4개의 기본게이트에 의해서 CCD회로를 실현시켰다. 본 논문의 방법에 의하면 기존방법에 비해 동일한 함수를 실현시키는데 소자수(素子數)와 코스트가 상당히 감소됨이 밝혀졌다.

• 한국컴퓨터산업학회논문지
• /
• 제3권1호
• /
• pp.57-66
• /
• 2002

본 논문에서는 전류모드 CMOS의 기본회로를 이용해 다치 논리(Multiple-Valued Logic) 연산기를 설계하고자 한다. 우선, 2진(Binary)FFT(Fast Fourier Transform)를 확장해 다치 논리회로를 이용해서 고속 다치 FFT 연산기를 구현하였다. 다치 논리회로를 이용해서 구현한 FFT연산은 기존의 2치 FFT과 비교를 해 본 결과 상당히 트랜지스터의 수를 줄일 수 있으며 회로의 간단함을 알 수가 있었다. 또한, 캐리 전파 없는 가산기를 구현하기 위해서 ｛0,1,2,3｝의 불필요한(Redundant) 숫자 집합을 이용한 양의 수 표현을 FFT회로에 내부적으로 이용하여 결선의 감소와 VLSI 설계시 정규성과 규칙성으로 효과적이다. FFT승산을 위해서는 승산기의 연산시간과 면적을 다치 LUT(Look Up Table)로 이용해 승산의 역할을 하였다. 마지막으로 이진시스템(Bin system)과의 호환을 위해 다치 하이브리드형 FFT 프로세서를 제시하여 2진4치 부호기와 4치 2진 복호기 및 전류모드 CMOS회로를 사용하여 상호 호환성을 갖도록 설계를 하였다.

• 한국통신학회논문지
• /
• 제17권6호
• /
• pp.589-594
• /
• 1992

본 논문에서는 Lukasiewicz가 제시한 M-AND, M-OR, 보07연산을 기본으로 하는 다치(MultipleValued)논리 함수의 간단화 방법을 제 시 하였다. 먼저 간단화를 행하기 위해서는 Cube를 나열하는 방법에 의해서 그 결과가 틀리기 때문에 가장 효과적인 인접항을 찾는 방법은 간단화에서 무엇보다도 중요하다. 이 방법에 의하여 진리표에 주어진 2변수 다치논리함수를 분해하고 이함수로부터 적항수의 개수를 비교하였다 본 논문의 방법에 의하면 기존방법[3]에 비해 동일한 함수를 실현시키는데 소자수 및 코스트가 상당히 감소됨 이 밝혀졌다.

• 논리연구
• /
• 제7권2호
• /
• pp.105-120
• /
• 2004

In this paper, we provide Routley-Meyer semantics for the many-valued logics ${\L}C$ and LC, and give completeness for each of them. This result shows the following two: 1) Routley-Meyer semantics is very powerful in the sense that it can be used as the semantics for several sorts of logics, i.e., many-valued logic, not merely relevance logic and substructural logic. Note that each implication of ${\L}C$ and LC does not (partially) result in "paradoxes of material implication" 2) This implies that Routley-Meyer semantics can be also used not merely for relevance systems but also for other logical systems such as ${\L}C$ and LC, each of which has its own implication by which we can overcome (partially) the problem of "paradoxes of material implication".

• 한국지능시스템학회논문지
• /
• 제12권2호
• /
• pp.135-143
• /
• 2002

본 논문에서는 전류모드 CMOS의 기본회로를 이용해 다치 논리(Multiple Valued Logic) 연산기를 설계하고자 한다. 우선, 2진(binary)FFT(Fast courier Transform)를 확장해 다치 논리회로를 이용해서 고속 다치 FFT 연산기를 구현하였다. 다치논리회로를 이용해서 구현한 FFT연산은 기존의 2치 FFT과 비교를 해 본 결과 트랜지스터의 수를 상당히 줄일 수 있으며 회로의 간단함을 알 수가 있었다. 또한, 캐리 전파 없는 가산기론 구현하기 위해서 {0, 1, 2, 3}의 불필요한(redundant) 숫자 집합을 이용한 양의 수 표현을 FFT회로에 내부적으로 이용하여 결선의 감소와 VLSI 설계시 정규성과 규clr성으로 효과적이다. FFT 승산을 위해서는 승산기의 연산시간과 면적을 다치 LUT(Look Up Table)로 이용해 승산의 역할을 하였다. 마지막으로 이진시스템(binary system)과의 호환을 위해 다치 하이브리드형 FFT 프로세서를 제시하여 2진 4치 부호기와 4치 2진 복호기 및 전류모드 CMOS회로를 사용하여 상호 호환성을 갖도록 설계를 하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.1338-1341
• /
• 1993

We present here two Petri nets formalisms that can deal with uncertainty by the use of necessity-valued logic. The first and basic model, called necessity-valued Petri nets (NPN), can at the same time deal with uncertainty on markings are on transitions. The second model, called necessity-valued Petri nets (TNPN), is an extension of both NPN and timed Petri nets.