• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.235-245
• /
• 2014

This paper presents an envelope tracking power amplifier using a standard CMOS process for the 3GPP long-term evolution transmitters. An efficiency of the CMOS power amplifier for the modulated signals can be improved using a highly efficient and wideband CMOS bias modulator. The CMOS PA is based on a two-stage differential common-source structure for high gain and large voltage swing. The bias modulator is based on a hybrid buck converter which consists of a linear stage and a switching stage. The dynamic load condition according to the envelope signal level is taken into account for the bias modulator design. By applying the bias modulator to the power amplifier, an overall efficiency of 41.7 % was achieved at an output power of 24 dBm using the 16-QAM uplink LTE signal. It is 5.3 % points higher than that of the power amplifier alone at the same output power and linearity.

• ETRI Journal
• /
• 제31권3호
• /
• pp.247-253
• /
• 2009

We propose a Ku-band driver and high-power amplifier monolithic microwave integrated circuits (MMICs) employing a compensating gate bias circuit using a commercial 0.5 ${\mu}m$ GaAs pHEMT technology. The integrated gate bias circuit provides compensation for the threshold voltage and temperature variations as well as independence of the supply voltage variations. A fabricated two-stage Ku-band driver amplifier MMIC exhibits a typical output power of 30.5 dBm and power-added efficiency (PAE) of 37% over a 13.5 GHz to 15.0 GHz frequency band, while a fabricated three-stage Ku-band high-power amplifier MMIC exhibits a maximum saturated output power of 39.25 dBm (8.4 W) and PAE of 22.7% at 14.5 GHz.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.326-329
• /
• 2003

In this paper, we designed and implemented a high power amplifier(HPA) to achieve the high Power Added Efficiency(PAE) over 40% at the 90W output power for the ISM-band(fo=2.45GHz). HPA presented in this paper has 3-stage drive amplifier and 1-stage final amplifier. In the final amplifier, we utilized balanced amplifier configuration with GaAs FET and each of two amplifiers has the push-pull configuration to increase PAE. From the measurement results, we obtained PAE of 42.95% at the 90.57W output power.

• 한국전자파학회논문지
• /
• 제27권1호
• /
• pp.20-26
• /
• 2016

본 논문에서는 GaN-HEMT를 이용하여 X-대역에서 동작하는 이단으로 구성된 전력증폭기를 설계 및 제작하였다. 높은 전력 이득을 얻기 위해 간단한 구조의 중간 단 정합 네트워크를 통해 이단으로 구성하였다. 3D EM 시뮬레이션을 통하여 본드와이어 인덕턴스와 기생 캐패시턴스를 예측하였다. 본드와이어 인덕턴스를 줄임으로써 정합 네트워크의 Q(quality-factor)를 최소화하여 대역 특성을 향상시켰다. 제작된 전력증폭기는 40 V의 동작 전압을 인가하였으며, 8.1~8.5 GHz에서 16 dB 이상의 전력 이득, 42.5 dBm 이상의 출력 전력, 35 % 이상의 효율 특성을 나타냈다.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.52-56
• /
• 2014

본 논문은 고효율 전력증폭기는 무선전력전송을 위한 게이트와 드레인 바이어스 조절 회로를 사용하여 설계하였다. 이 조절 회로는 PAE (Power Added Efficiency)를 개선하기 위해 사용되었다. 게이트와 드레인 바이어스 조절 회로는 directional coupler, power detector, and operational amplifier로 구성되어있다. 구동증폭기를 사용하여 고이득 2단 증폭기는 전력증폭기의 낮은 입력단에 사용되었다. 게이트와 드레인 바이어스 조절회로를 사용하여 제안된 전력증폭기는 낮은 전력에서 높은 효율성을 가질 수 있다. PAE는 80.5%까지 향상되었고 출력전력은 40.17dBm이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.499-502
• /
• 2004

A two-stage Class E power amplifier operated at 2.44GHz is designed in 0.25-$\mu$m CMOS process for Class-l Bluetooth application. The power amplifier employs c1ass-E topology to exploit its soft-switching property for high efficiency. A preamplifter with common-mode configuration is used to drive the output-stage of Class-E type. The amplifier delivers 20-dBm output power with 70$\%$ PAE (power -added-efficiency) at 2-V supply voltage.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.454-460
• /
• 2019

In this paper, a watt-level 2.4-GHz RFCMOS linear power amplifier (PA) with pre-distortion method using variable capacitance with respect to input power is demonstrated. The proposed structure is composed of a power detector and a MOS capacitor to improve the linearity of the PA. The pre-distortion based linearizer is embedded in the two-stage PA to compensate for the gain compression in the amplifier stages, it also improves the output P1dB by approximately 1 dB. The simulation results demonstrate a 1-dB gain compression power of 30.81 dBm at 2.4-GHz, and PAE is 29.24 % at the output P1dB point.

• 한국정보통신학회논문지
• /
• 제25권6호
• /
• pp.853-856
• /
• 2021

In this paper, a low noise amplifier having high gain and low noise by using input and inter stage matching circuits has been designed. A current-reused two-stage common-source topology is adopted, which can obtain high gain and low power consumption. Deterioration of noise characteristics according to the source inductive degeneration matching is compensated by adopting additional matching circuits. Moreover trade-offs among noise, gain, linearity, impedance matching, and power dissipation have been considered. In this design, 0.18-mm CMOS process is employed for the simulation. The simulated results show that the designed low noise amplifier can provide high power gain and low noise characteristics.

• 한국전자파학회논문지
• /
• 제23권5호
• /
• pp.606-612
• /
• 2012

W-CDMA 단말기에 적용 가능한 고효율 다중 모드 balanced 전력증폭기 구조를 제안하였다. 제안된 전력증폭기는 2단 증폭기로 구성되었고, 낮은 전력 영역 및 중간 전력 영역에서 효율을 증가시키기 위해 stage-bypass 기법과 부하 임피던스 스위칭 기법이 적용되었다. 이를 통해 4가지의 고효율 전력 모드를 구현하였으며, 제안된 구조를 실험적으로 검증하기 위해 GaAs HBT 전력증폭기를 설계 및 제작하였고, 측정하였다.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.902-911
• /
• 2003

에미터 면적이 2.0${\times}$20 $\mu\textrm{m}$$^2$인 단위 InGaP/GaAs HBT power cell을 이용하여 IMT-2000 단말기용 MMIC 2단 전력 증폭기를 설계 및 제작하였다. 온도 변화에 따른 전력증폭기의 RF 특성 변화를 보상시킬 수 있으며, 외부 조절 전압으로 대기전류를 줄일 수 있는 능동 바이어스 회로를 채택하였다. HBT의 실측정 S 파라미터와의 fitting을 통하여 비선형 등가 회로 파라미터를 추출하였고, load-pull 시뮬레이션으로 최대 출력 정합 임피던스를 결정하였다. 제작 및 측정 결과, MMIC 2단 전력증폭기는 on-wafer 측정에서 23 ㏈의 전력 이득과 28.4 ㏈m의 출력 전력( $P_{1-}$㏈/) 및 31%의 전력 부가 효율을 얻었으며, FR-4 기판상에 off-chip 출력정합회로를 구현한 COB 측정에서 22.3 ㏈의 전력이득과 26 ㏈m의 출력전력 및 28%의 전력부가효율을 얻었으며, -40 ㏈c의 ACPR 특성을 얻었다..