• 한국진공학회지
• /
• 제12권4호
• /
• pp.218-227
• /
• 2003

AlGaAs/GaAs HBT 에미터 오믹 접촉을 위해 n형 InGaAs에 대한 Pd/Si/Ti/Pt 및 Pd/Si/Pd/Ti/Au 오믹 접촉 특성을 조사하였다. Pd/Si/Ti/Pt 오믹 접촉의 경우, 증착 상태에서는 접촉 비저항을 측정할 수 없을 정도의 비오믹 특성을 보였으며, $375^{\circ}C$에서 10초 동안 열처리한 경우 $5\times10^{-3}\Omega\textrm{cm}^2$의 높은 접촉 비저항을 나타내었다. 그러나 열처리 조건을 $425^{\circ}C$, 10초로 변화시킬 경우 $2\times10^{-6}\Omega\textrm{cm}^2$의 낮은 접촉 비저항을 나타내었다. Pd/Si/Pd/Ti/Au 오믹 접촉의 경우, $450^{\circ}C$까지의 열처리 동안에 전반적으로 우수한 오믹 특성을 나타내어 $400^{\circ}C$, 20초의 급속 열처리 조건에서 최저 $3.9\times10^{-7}\Omega\textrm{cm}^2$의 접촉 비저항을 나타내었다. 두 오믹 접촉 모두 오믹 재료와 InGaAs의 평활한 계면을 유지하면서 우수한 오믹 특성을 나타내어, 화합물 반도체 소자의 오믹 접촉으로 충분히 응용 가능하였다. Pd/Si/Ti/Pt 및 Pd/Si/Pd/Ti/Au를 AlGaAs/GaAs HBT의 에미터 오믹 접촉으로 사용하여 제작된 HBT 소자의 고주파 특성을 측정한 결과, 차단 주파수가 각각 63.9 ㎓ 및 74.4 ㎓로, 또한 최대공진 주파수가 각각 50.1 ㎓ 및 52.5 ㎓로 우수한 작동특성을 보였다.

• 한국진공학회지
• /
• 제15권6호
• /
• pp.630-636
• /
• 2006

플래시 메모리 반도체의 고집적화와 고밀도화가 진행함에 따라 플래시 메모리의 트랜지스터 안 선폭을 중심으로 게이트 패턴의 미세화가 진행 중이다. 최근 100 nm 이하의 선폭을 구현하기 위해서 ONO(oxide-nitride-oxide)를 사용하기 위한 연구가 개발 중이고, 이러한 100 nm이하의 미세 선폭으로 갈수록 식각 속도와 식각의 프로파일은 중요한 요인으로 작용하고 있다. ICP 식각 장비를 이용하여, power를 50 W 증가 하였을 때, 각각 식각 속도와 포토레지스트와의 선택비를 확인 한 결과 platen power를 100 W로 올렸을 경우 가장 좋은 결과를 나타내었다. 100 W에서 HBr가스의 유량에 변화를 주었을 경우 가스의 양을 증가 할수록 식각 속도는 감소하였지만, 포토레지스트와의 선택비는 증가함을 보였다. 유도결합 플라즈마 식각 장비를 가지고 platen power를 100 W, HBr gas를 35 sccm 공급하여 하부 층에 노치가 형성이 안되고, 식각 속도 320 nm/min, 감광액과의 선택비 3.5:1, 측면식각 프로파일이 수직인 공정 조건을 찾았다.

• 한국진공학회지
• /
• 제14권4호
• /
• pp.207-214
• /
• 2005

본 연구에서는 스위치, 위상변위기, 감쇄기등 전파제어회로를 설계 및 제작할 수 있는 pHEMT스위치 소자에 적합한 에피구조를 설계하였다. 고성능의 스위치 소자를 위한 pHEMT 채널층 구조는 이중 면도핑층을 가지며 사용 중 게이트 전극의 전계강도가 약한 깊은 쪽 채널층의 Si 면농도가 상층부보다 약 1/4정도 낮을 경우 격리도등 우수한 특성을 보였다. 설계된 에피구조와 ETRI의 $0.5\mu$m pHEMT MMIC 공정을 이용하여 2.4GHz 및 5GHz 대역 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx MMIC 스위치를 설계 및 제작하였다. 제작된 SPDT형 스위치는 주파수 6.0 GHz, 동작전압 0/-3V에서 삽입손실 0.849 dB, 격리도 32.638 dB, 그리고 반사손실 11.006 dB의 특성을 보였으며, 전력전송능력인 $P\_{1dB}$는 약 25dBm, 그리고 선형성의 척도인 IIP3는 42 dBm 이상으로 평가되었다. 이와 같은 칩의 성능은 본 연구에서 개발된 SPDT 단일고주파집적회로 스위치가 2.4GHz뿐만 아니라 SGHB 대역 무선랜 단말기에 활용이 충분히 가능함을 말해준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.289-289
• /
• 2013

While there are plenty of studies on synthesizing semiconducting germanium nanowires (Ge NWs) by vapor-liquid-solid (VLS) process, it is difficult to inject dopants into them with uniform dopants distribution due to vapor-solid (VS) deposition. In particular, as precursors and dopants such as germane ($GeH_4$), phosphine ($PH_3$) or diborane ($B_2H_6$) incorporate through sidewall of nanowire, it is hard to obtain the structural and electrical uniformity of Ge NWs. Moreover, the drastic tapered structure of Ge NWs is observed when it is synthesized at high temperature over $400^{\circ}C$ because of excessive VS deposition. In 2006, Emanuel Tutuc et al. demonstrated Ge NW pn junction using p-type shell as depleted layer. However, it could not be prevented from undesirable VS deposition and it still kept the tapered structures of Ge NWs as a result. Herein, we adopt $C_2H_2$ gas in order to passivate Ge NWs with carbon sheath, which makes the entire Ge NWs uniform at even higher temperature over $450^{\circ}C$. We can also synthesize non-tapered and uniformly doped Ge NWs, restricting incorporation of excess germanium on the surface. The Ge NWs with carbon sheath are grown via VLS process on a $Si/SiO_2$ substrate coated 2 nm Au film. Thin Au film is thermally evaporated on a $Si/SiO_2$ substrate. The NW is grown flowing $GeH_4$, HCl, $C_2H_2$ and PH3 for n-type, $B_2H_6$ for p-type at a total pressure of 15 Torr and temperatures of $480{\sim}500^{\circ}C$. Scanning electron microscopy (SEM) reveals clear surface of the Ge NWs synthesized at $500^{\circ}C$. Raman spectroscopy peaked at about ~300 $cm^{-1}$ indicates it is comprised of single crystalline germanium in the core of Ge NWs and it is proved to be covered by thin amorphous carbon by two peaks of 1330 $cm^{-1}$ (D-band) and 1590 $cm^{-1}$ (G-band). Furthermore, the electrical performances of Ge NWs doped with boron and phosphorus are measured by field effect transistor (FET) and they shows typical curves of p-type and n-type FET. It is expected to have general potentials for development of logic devices and solar cells using p-type and n-type Ge NWs with carbon sheath.

• 한국방사선학회논문지
• /
• 제13권6호
• /
• pp.831-840
• /
• 2019

액정을 이용하는 X-선 검출기에서 전면광원을 적용하는 액정 X선 검출기를 제안하였고 X선 영상을 찍어 작동을 확인하였다. 제안한 방식은 빛을 이용하므로 트랜지스터를 이용하는 방식에 비해 잡음이 적고 제작 비용을 낮출 수 있다. 액정을 이용하는 검출기는 광도전층을 이용하여 입사 X선을 액정의 분자 배열 변화로 유도하고 액정을 통과하는 빛의 변화량을 읽도록 한다. X선을 조사하고 잰 빛의 투과율과 이것에 대응되는 기준투과율 곡선의 전압으로부터 X선 조사량을 교정(Calibration)하는 과정을 정립하였다. 비정질 셀레늄을 광도전층으로 적용하였으며 200℃ 이상의 고온 처리가 필요한 배향막 공정 대신 패럴린 배향막을 사용하는 공정을 확립하였다. 제안된 액정 X선 검출기의 경우, 방사선량을 획기적으로 줄일 수 있다는 것을 시뮬레이션으로 보였다. 제안된 방식의 X-선 검출기를 제작하고 액정 바이어스 전압을 조절하며 X-선 라인 영상을 비교하였으며 고정 바이어스에서 시간에 따른 이미지 변화를 관찰하였다. 영상사진으로 10 lines/mm의 선패턴을 구별할 수 있었다. 이러한 실험을 바탕으로 검출 패널의 위상이 3π 정도인 17인치 시제품에 적용하여 저선량 액정 X선 검출기의 상용화를 추진할 예정이다.

• 한국산학기술학회논문지
• /
• 제17권9호
• /
• pp.21-26
• /
• 2016

본 논문에서는 휴대 전자기기의 내부 전원단을 위한, CCM/DCM 기능의 이중모드 감압형 DC-DC 벅 컨버터를 제안한다. 제안하는 변환기는 1 MHz의 주파수에서 동작하며, 파워단과 제어블럭으로 이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어 루프용 피드백 저항으로 구성된다. 제어부는 펄스폭 변조기 (PWM), 오차증폭기, 램프 파 발생기, 오실레이터 등으로 이루진다. 또한 본 논문에서 보상단의 큰 외부 커패시터는, 집적회로의 면적축소를 위하여 CMOS 회로로 구성되는 멀티플라이어 등가 커패시터로 대체하였다. 또한,. 본 논문에서, 보상단의 외부 커패시터는 집적회로의 면적을 줄이기 위하여 곱셈기 기반 CMOS 등가회로로 대체하였다. 또한 제안하는 회로는 칩을 보호하기 위하여 출력 과전압, 입력부족 차단 보호회로 및 과열 차단 보호회로를 내장하였다. 제안하는 회로는 $0.18{\mu}m$ CMOS 공정을 사용하여, 케이던스의 스펙트라 회로설계 프로그램을 이용하여 설계 및 검증을 하였다. SPICE 모의 실험 결과, 설계된 이중모드 DC-DC 벅 변환기는 94.8 %의 피크효율, 3.29 mV의 리플전압, 2.7 ~ 3.3 V의 전압 조건에서 1.8 V의 출력전압을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.169-169
• /
• 2010

As display industry requires various applications for future display technology, which can guarantees high level of flexibility and transparency on display panel, oxide semiconductor materials are regarded as one of the best candidates. $InGaZnO_4$(IGZO) has gathered much attention as a post-transition metal oxide used in active layer in thin-film transistor. Due to its high mobility fabricated at low temperature fabrication process, which is proper for application to display backplanes and use in flexible and/or transparent electronics. Electrical performance of amorphous oxide semiconductors depends on the resistance of the interface between source/drain metal contact and active layer. It is also affected by sheet resistance on IGZO thin film. Controlling contact/sheet resistance has been a hot issue for improving electrical properties of AOS(Amorphous oxide semiconductor). To overcome this problem, post-annealing has been introduced. In other words, through post-annealing process, saturation mobility, on/off ratio, drain current of the device all increase. In this research, we studied on the relation between device's resistance and post-annealing temperature. So far as many post-annealing effects have been reported, this research especially analyzed the change of electrical properties by increasing post-annealing temperature. We fabricated 6 main samples. After a-IGZO deposition, Samples were post-annealed in 5 different temperatures; as-deposited, $100^{\circ}C$, $200^{\circ}C$, $300^{\circ}C$, $400^{\circ}C$ and $500^{\circ}C$. Metal deposition was done on these samples by using Mo through E-beam evaporation. For analysis, three analysis methods were used; IV-characteristics by probe station, surface roughness by AFM, metal oxidation by FE-SEM. Experimental results say that contact resistance increased because of the metal oxidation on metal contact and rough surface of a-IGZO layer. we can suggest some of the possible solutions to overcome resistance effect for the improvement of TFT electrical performances.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.501-505
• /
• 2021

본 연구에서는 HfO₂와 Al₂O₃ 비율을 조절하여 게이트 절연막을 구성하고, 게이트 절연막에 따른 a-ITGZO 박막트랜지스터의 전기적 특성을 분석하였다. HfO₂ 게이트 절연막, HfO₂와 Al₂O₃ 비율이 2:1인 게이트 절연막, HfO₂와 Al₂O₃ 비율이 1:1인 게이트 절연막으로 구성된 a-ITGZO 박막트랜지스터의 전자이동도는 각각 32.3, 26.4, 16.8 cm²/Vs이고 SS 값은 각각 206, 160, 173 mV/dec 이며 히스테리시스 윈도우 폭은 각각 0.60, 0.12, 0.09 V 이었다. 게이트 절연막에서 Al₂O₃ 비율이 높아질수록 a-ITGZO 박막트랜지스터의 히스테리시스 윈도우 폭이 감소했는데, 이는 Al₂O₃ 비율이 높아질수록 게이트 절연막과 채널 박막 사이의 interface trap density가 감소했기 때문이다.

• 한국전자파학회논문지
• /
• 제30권4호
• /
• pp.282-285
• /
• 2019

본 연구에서는 2단계 게이트 리세스 방법을 사용하여 T-형 게이트 길이가 100 nm인 mHEMT 소자를 제작하였다. 제작한 소자는 65 mA의 드레인전류($I_{dss}$), 1090 mS/mm의 트랜스콘덕턴스($g_m$), -0.65 V의 문턱전압 ($V_{th}$) 등의 DC 특성을 보였다. 또한 차단주파수($f_T$) 190 GHz와 최대 공진주파수($f_{MAX}$) 260 GHz인 우수한 고주파 특성을 나타내었다. 제작한 mHEMT 소자는 향후에 W-대역의 MMIC 개발에 활용될 수 있을 것으로 기대된다.

• 접착 및 계면
• /
• 제22권3호
• /
• pp.91-97
• /
• 2021

본 연구는 Parylene C 유전체 표면에 유기 자기조립단분자막(self-assembled monolayer, SAM) 중간층을 도입함으로써 표면특성을 제어하고 최종적으로 유기전계효과 트랜지스터(organic field-effect transistors, OFETs)의 전기적 안정성을 향상시킨 결과를 제시하였다. 유기 중간층을 적용함으로써, Parylene C 게이트 유전체의 표면 에너지를 제어하였으며, OFET의 가장 중요한 성능변수인 전계효과 이동도(field-effect transistor, μ_FET)와 문턱 전압 (threshold voltage, V_th)의 성능향상과 구동 안정성을 증대시켰다. 단순히 Parylene C 유전체를 적용한 Bare OFET에서 μ_FET 값은 0.12 cm²V^-1s^-1가 측정되었으나, hexamethyldisilazane (HMDS)과 octadecyltrichlorosilane (ODTS)를 중간층으로 적용된 소자에서는 각각 0.32과 0.34 cm²V^-1s^-1로 μ_FET가 증가하였다. 또한 1000번의 transfer 특성의 반복측정을 통해 ODTS 처리한 OFET의 μ_FET와 V_th의 변화가 가장 작게 나타남을 확인하였다. 이 연구를 통해 유기 SAM 중간층, 특히 ODTS는 효과적으로 Parylene C 표면을 알킬 사슬로 덮어 극성도를 낮춤과 함께 전하 트래핑을 감소시켜 소자의 전기적 구동 안정성을 증가시킬 수 있음을 확인하였다.