• 전자공학회논문지B
• /
• 제32B권6호
• /
• pp.849-861
• /
• 1995

In this paper, a new trace driven simulation algorithm is proposed to evaluate the bus traffic and the miss ration of the various sector cache memories, which have various sub-block sizes and block sizes and associativities and number of sets, with a single pass through an address trace. Trace-driven simulaton is usually used as a method for performance evaluation of sector cache memories, but it spends a lot of simulation time for simulating the diverse cache configurations with a long address trace. The proposed algorithm shortens the simulation time by evaluating the performance of the various sector cache configurations. which have various sub-block sizes and block sizes and associativities and number of sets , with a single pass through an address trace. Our simulation results show that the run times of the proposed simulation algorithm can be considerably reduced than those of existing simulation algorithms, when the proposed algorithm is miplemented in C language and the address traces obtained from the various sample programs are used as a input of trace-driven simulation.

• 정보처리학회논문지A
• /
• 제12A권1호
• /
• pp.1-6
• /
• 2005

본 논문에서는 trace-back systolic array Viterbi algorithm의 저전력 생존 메모리 구현에 관한 새로운 알고리즘을 소개한다. 이 알고리즘의 핵심 아이디어는 trace back 연산의 수를 줄이기 위하여 이미 생성된 trace-back routes를 재사용하는 것이다. 그리고 trace-back unit의 불필요한 switching activity가 발생하는 영역을 gate-clock을 사용하여 전력소모를 줄이는 것이다. Synopsys Power Estimation 툴인 Design Power를 이용하여 전력소모를 측정하였고, 그 결과 [1]의 논문에서 소개된 trace-back unit 비하여 평균 $40{\%}$ 전력감소가 있었고, $23{\%}$의 면적증가를 보였다.

• 한국정보처리학회논문지
• /
• 제2권1호
• /
• pp.75-80
• /
• 1995

이 논문에서는 데이타 통신에서 발생되는 오류를 정정하기 위해 많이 사용되고 있는 RS 부호의 3항 기약다항식에서 새로운 Trace연산 알고리즘에 대해 고찰한다. 이 방법은 기존의 방법에 비해 Trace을 간단한 연산으로 구할 수 있다. 이 새로운 알고리 즘은 복잡한 연산을 피함으로써 연산시간을 줄일 수 있고, 복호화 과정을 간략히 할 수 있어서, 같은 정도의 데이터 신뢰도를 얻는데 효과되는 노력을 감소시킬 수 있다. 새로운 Trace 연산 알고리즘과 기존의 Trace 정의에 따른 방법은 SUN SPARC2 workstation상에서 C-언어로 구현한 결과를 비교, 분석하였다.

• 전자공학회논문지A
• /
• 제28A권1호
• /
• pp.60-73
• /
• 1991

This paper presents an efficient algorithm for incremental and hierarchical design rule checking of VLSI layouts, and describes the implementation of a layout editor using the proposed algorithm. Tracing the sliced edges divided by the intersection of the edges either ina polygon or in two polygons (Sliced-Edge Trace), the algorithm performs VLSI pattern operations like resizing and other Boolean operations. The algorithm is not only fast enough to check the layouts of full-custom designs in real-time, but is general enough to be used for arbitrarily shaped polygons. The proposed algorithm was employed in developingt a layout editor on engineering workstations running UNIX. The editor has been successfully used for checking, generating and resizing of VLSI layouts.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2001년도 추계학술대회 학술발표 논문집
• /
• pp.267-270
• /
• 2001

In this paper, we propose the self-autonomous algorithm for mobile robot system. The proposed mobile robot system which is teamed by learning with the neural networks can trace the target at the same distances. The mobile robot can evaluate the distance between robot and target with ultrasonic sensors. By teaming the setup distance, current distance and command velocity, the robot can do intelligent self-autonomous drive. We use the neural network and back-propagation algorithm as a tool of learning. As a result, we confirm the ability of tracing the target with proposed mobile robot.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1658-1661
• /
• 2002

In this paper, we propose the intelligent inference trace algorithm of the mobile robot using fuzzy logic. With the proposed algorithm, the mobile robot can trace human at regular intervals. The mobile robot can recognize the distances between it and human with both multi-ultrasonic sensors and PC-camera and then, can inference the direction and velocity of itself to keep the given regular distances. In the first, the mobile robot acquires the information about circumstances using ultrasonic sensor and PC-camera then secondly, recognize the status of circumstances using the fuzzy logic. We also evaluate the experimental navigation test at several times to verify the ability of the fuzzy logic controller.

• 한국통신학회논문지
• /
• 제21권9호
• /
• pp.2385-2401
• /
• 1996

ATM망의 단대단 통신로 추적관리를 위한 모델과 추적 알고리즘을 제시하고 시뮬레이션을 통하여 이 알고리즘의 성능을 분석하였다. 제안 모델은 TINA(Telecommunication Information Networking Architecture)구조와 ODP(Open Distributed Processing)의 계산객체를 기본으로 하였다. 계산객체는 ATM 라우팅 기능을 수행하는 계산객체와 경로 추적을 수행하는 계산객체로 구성하였으며, 이들간의 관계를 기본으로 하는 수행절차를 설정하였다. 이 수행 절차는 연결된 ATM 경로를 추적함으로써 단대단 통신로를 식별하고 이러한 통신로 식별 데이타를 수집하는 과정으로 수행된다. 제안한 단대단 통신로 추적관리는 NML(Networking Management Level) 관점에서 수행되며, 이를 위한 알고리즘으로 실시간 속성과 추적기능의 무결성을 고려하여 broadeasting-with-synchronized-control과 GTM(Global Ticket Method)을 제안하였다.

• 한국정보과학회논문지:정보통신
• /
• 제32권1호
• /
• pp.1-11
• /
• 2005

인터넷은 이미 일상생활에 깊게 자리 잡았다 이러한 인터넷의 적용으로 실생활에서 수행하여야만 했던 많은 일들을 인터넷을 통해 수행할 수 있게 되었고, 인터넷의 편리함 때문에 인터넷 사용자 역시 크게 증가하였다. 그러나 인터넷 사용자의 증가와 더불어 인터넷을 통한 각종 침해사고 역시 크게 증가하였다. 침입자 역추적 기술은 여러 경유 시스템을 통해 우회 공격을 시도하는 해커의 실제 위치를 실시간으로 추적하는 기술이다. 따라서, 본 논문에서는 현재 인터넷 환경에 적용 가능한 워터마크 기법을 응용한 TCP 연결 역추적 시스템인 RTS 알고리즘을 제안한다. 그리고 제안된 역추적 알고리즘의 특징을 분석하여 역추적 구성 요소를 모델링하고, 네트워크 시뮬레이터 도구인 ns-2를 이용하여 모델링 된 역추적 구성 요소를 포함한 가상 네트워크 토폴로지 환경에서 모의 실험한 내용과 그 결과를 분석하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.857-858
• /
• 2008

This paper proposes a new fast algorithm that detects the lanes on the road using Moore-Neighbor edge trace algorithm, which traces the edge elements by searching the connectivity in eight direction window. The detected line components are connected if they have the same orientation on the same line. The proposed algorithm is faster than other conventional algorithms since it tests only the connectivities of the line segments. The performance of the proposed algorithm has tested by the experiments to test how fast and accurate.

• ETRI Journal
• /
• 제44권3호
• /
• pp.512-523
• /
• 2022

Random delay countermeasures introduce random delays into the execution flow to break the synchronization and increase the complexity of the side channel attack. A novel method for attacking devices with random delay countermeasures has been proposed by using a maximal overlap discrete wavelet transform (MODWT)-based power trace alignment algorithm. Firstly, the random delay in the power traces is sensitized using MODWT to the captured power traces. Secondly, it is detected using the proposed random delay detection algorithm. Thirdly, random delays are removed by circular shifting in the wavelet domain, and finally, the power analysis attack is successfully mounted in the wavelet domain. Experimental validation of the proposed method with the National Institute of Standards and Technology certified Advanced Encryption Standard-128 cryptographic algorithm and the SAKURA-G platform showed a 7.5× reduction in measurements to disclosure and a 3.14× improvement in maximum correlation value when compared with similar works in the literature.