• 한국정밀공학회지
• /
• 제20권7호
• /
• pp.114-119
• /
• 2003

The aligning between the punch and die governs no only the burr formation characteristics but also the life time of the punch and die in the sheet metal blanking process. There are many ways to adjust the two elements in the general punching systems but in the case of micro punch system, the punch size is reduced to a few tenth of micrometer range and the general aligning methods are almost impossible to apply. The image processing is the most widely used method in micro punch aligning, but in order to apply the method, it needs quite a large space for visionary system to approach the punch-die aligning zone. In this paper, the new punch-die aligning method with using the total capacitance between the punch and die hole is proposed. In this method, the tip surface of the punch tool locates at the same plane of the die surface and the capacitance variation between the two elements are measured. When the center of the two elements are coincided, the capacitance is minimized, but when the align is changed to any direction, the capacitance between the two elements increase. In order to verify the feasibility of this method, the aligning and punching tests was performed.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2002년도 추계학술대회 논문집
• /
• pp.1049-1052
• /
• 2002

The aligning between the punch and die governs no only the burr formation characteristics but also the life time of the punch and die in the sheet metal blanking process. There are many ways to adjust the two elements in the general punching systems but in the case of micro punch system, the punch size is reduced to a few tenth of micrometer range and the general aligning methods are almost impossible to apply. The image processing is the most widely used method in micro punch aligning, but in order to apply the method, it needs quite a large space for visionary system to approach the punch-die aligning zone. In this paper, the new punch-die aligning method with using the total capacitance between the punch and die hole is proposed. In this method, the tip surface of the punch tool locates at the same plane of the die surface and the capacitance variation between the two elements are measured. When the center of the two elements are coincided, the capacitance is minimized, but when the align Is changed to any direction, the capacitance between the two elements increase. In order to verify the feasibility of this method, the aligning and punching tests was performed.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 춘계학술대회 논문집
• /
• pp.399-402
• /
• 1999

In this paper, a new method for calculating capacitance in arbitrarily shape structure is Presented. This new approach based on divergence theorem of Gauss\`s law is acheive by Surface-Contacted Element(SCE) for Gaussian surface. To evaluate accurate capacitance value in nonuniform electric field. in two dimensional analysis the interpolation using the elements which contact one nod (PE: Point-Element) or two nod (FE: Face-Element) is employed. Because the elements contacted with surface are very small compared with total elements in analytic model, SCE method has shorter computing time to calculate capacitance. This proposed method is verified by comparing the simulated results with value obtained by analytic method.

• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.61-72
• /
• 2005

본 논문에서는 평면계획 단계에서 모듈의 전원 잡음을 줄이기 위해 필요한 decoupling capacitance를 효과적으로 할당하는 방법을 제시한다. 먼저, 각 모듈의 decoupling capacitance가 과대평가되고 추가 면적 삽입으로 모듈의 전원 잡음이 변하는 기존 접근 방법의 문제점을 살펴보고, 이를 해결할 수 있는 새로운 방법을 제시한다. 또한, 선형프로그래밍 방법보다 빠른 시간 내에 decoupling capacitance 면적을 위한 빈 공간을 할당하는 간단한 휴리스틱 방법을 제안한다. 실험결과에서 제시된 방법은 Zhao[4]의 방법과 비교하여 decoupling capacitance 면적이 평균 $7.9\%$ 감소하고, 이로 인해 평면계획 결과의 전체 면적과 와이어 길이가 감소하였다. 또한, 추가 면적 삽입으로 인한 모듈의 전원 잡음 문제를 잘 해결하고 있음을 확인하였다. 수행시간 비교에서는 평균 $11.6\%$의 향상을 보였다.

• 전자공학회논문지A
• /
• 제30A권7호
• /
• pp.19-25
• /
• 1993

By using the point matching method, the coplanar waveguide shielded by the rectangular waveguide has been analyzed. The particular potential solution of C.P.W has been obtained from the boundary condition by using the point matching method. The line capacitance has been obtained from the total charge of the center conductor per length. The effective dielectric constant and the line impedance have been obtained from the line capacitance of C.P.W.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 B
• /
• pp.890-892
• /
• 1996

This paper presents a method for optimal placement of series condenser in order to improve the power system transient stability using genetic algorithms(GAs). In applying GAs, this approach utilizes two kinds of strings, one is coded by a binary finite-length for the selection of lines to install series condenser, the other is coded by a real value for the determination of injected condenser capacitance. For the formulation. this paper considers multi-objective function which is the critical energy as decelerating energy in power systems and the total injected condenser capacitance. The proposed method is applied to 9-bus, 18-line, 3-machine model system to show its effectiveness in determining the locations to install series condenser and the series condenser capacitance to be injected, simultaneously.

• Tribology and Lubricants
• /
• 제11권5호
• /
• pp.71-77
• /
• 1995

The capacitance technique was used to measure the minimum oil film thickness in engine bearing and the central oil film thickness between cam and tappet. This method is based on the measurement of total capacitance of oil film. For the measurement of the oil film thickness between cam and tappet, two surfaces were assumed to be flat and parallel within the Hertzian region and all the measured capacitance originated from this region. Shear rates from the measured minimum oil film thickness are over 10$^{6}$ sec$^{-1}$ in the greater part in both two cases. The minimum oil film thickness in engine bearing is larger than the surface roughness. Between cam and tappet it is mostly smaller than the surface roughness. In spite of the awkward restriction of the reliability of measured oil film thickness, it was known that the capacitance technique makes it possible to measure the oil film thickness in elastohydrodynamic and mixed lubrication regimes as well as in hydrodynamic regime. Therefore, it is also possible to classify the lubrication regimes based on the oil film thickness.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권7호
• /
• pp.684-694
• /
• 2000

저 전력회로의 설계를 위해서, 전체 회로의 면적을 줄임으로써 용량성 부하(capacitance)값을 줄이는 방법으로 적절한 트랜지스터를 선택하여 사이징하는 방법을 이용할 수 있는데, 이 때 트랜지스터 사이징을 수행하면서 적당한 위치에 버퍼를 삽입하여주면 더 좋은 결과를 가져올 수 있다. 본 논문은 TILOS 알고리즘을 이용하여 트랜지스터 사이징(sizing)을 수행하는 동시에 버퍼의 삽입을 수행하는 알고리즘 두 가지를 소개하고 이 두 방법을 비교한다. 그 첫 번째 방법은 Template Window를 이용하여 직접 시뮬레이션하는 방법이고 다른 하나는 보외법(Extrapolation)을 이용하는 방법이다. 이와 같이 버퍼를 삽입하면서 트랜지스터 사이징을 수행한 결과, 버퍼를 삽입하지 않을 때 보다 10-20%의 면적감소를 얻었을 수 있었으며 보외법을 이용한 방법 보다 Template Window를 이용했을 때 더 좋은 결과를 얻을 수 있었다.

• 한국산학기술학회논문지
• /
• 제7권1호
• /
• pp.7-11
• /
• 2006

SCM(Scanning Capacitance Method)를 이용하여, SCM 팁의 전계에 의해 형성되는 실리콘내의 공핍영역를 분석할 수 있는 방법론을 구축하였다. 2차원 유한요소법을 이용하여 SCM으로 측정된 결과로부터 불순물의 농도를 도출할 수 있었다. 이 방법은 캐패시턴스, 공핍화된 체적 및 바이어스에 따른 캐패시턴스의 변화율로부터 구해진다. 본 연구에서는 팁의 크기, 산화층 두께 및 가해지는 바이어스에 따른 공핍 전하와 전위에 따른 영향등을 분석하였다.

• 전기화학회지
• /
• 제6권4호
• /
• pp.255-260
• /
• 2003

다공성 탄소전극의 전위에 짜른 EDLC(e)ectric double-layer capacitor)특성을 조사하기 위해 복소캐패시턴스분석(complex capacitance analysis)을 수행하였다. 하나의 원통형 기공에 대해 복소캐패시턴스를 이론적으로 유도하였고, 기공의 분포를 고려하여 다공성 전극에 대하여서도 계산하였다. 복소캐패시턴스의 허수부를 주파수에 대해 도시하면 피크 형태의 곡선이 얻어지는데, 이때 피크의 면적은 캐패시턴스 값의 크기와, 피크의 위치는 다공성전극의 전기화학 파라매터와 기공구조에 의해 결정되는 $\alpha_0$와 상관관계가 있음을 알 수 있었다. 이를 이용하면, 동일한 기공구조를 갖는 전극에 대해, 전위에 따른 캐패시턴스와 기공 내 이온전도도의 변화를 측정할 수 있다. 메조포러스 탄소전극에 대하여 전위를 변화시키며 electrochemical impedance spectroscopy를 측정하고 이를 복소캐패시턴스법에 의해 분석하였다. 피크 면적으로부터 구한 전위에 따른 캐패시턴스는 0.3V부근에서 최대값을 가졌는데, 이는 cyclic voltammetry 실험결과와도 일치하였다. 한편, 피크 위치로부터 구한 기공 내 이온전도도는 0.2V에서 최대 값을 가지고 전위가 증가할 수록 서서히 감소하였다. 이를 탄소 표면전하의 증가로 인해 이온/표면의 전기적 작용력이 커졌기 때문으로 해석하였다.