• 한국재료학회지
• /
• 제6권12호
• /
• pp.1192-1198
• /
• 1996

배선 재료나 salicide 트랜지스터에 적용될 것으로 기대되는 Cu 배선과 Co 단일층 및 Co/Ti 이중층을 사용하여 형성된 코발트 실리사이드간의 열적 안정성에 대하여 조사하였다. 40$0^{\circ}C$열처리후 Cu3Si 막이 CoSi2층과 Si 기판 사이에 형성되었는데, 이것은 Cu 원자의 확산에 기인한 것이다. $600^{\circ}C$에서의 열처리 후에 형성된 최종막의 구조는 각각 Cu/CoSi2/Cu3Si/Si과 TiO2/Co-Ti-Si 합금/CoSi2/Cu3Si/Si였으며, 상부에 형성된 TiO2층은 산소 오염에 의한 것으로 밝혀졌다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1992년도 하계학술대회 논문집 B
• /
• pp.835-838
• /
• 1992

The $TiN/TiSi_2$ bilayer has been studied for contact barrier layer at ULSI recently. The $TiN/TiSi_2$ bilayer was formed by RTA in $NH_3$ ambient simultaneously after the Ti film was deposited on silicon substrate. In this paper, properties of $TiN/TiSi_2$ bilayer was evaluated according to $BF_2$ dopant concentration and dopant redistribution in $TiN/TiSi_2$ bilayer was also analyzed. In this experiment, the composition and structure of $TiN/TiSi_2$ bilayer were constant even though dopant concentration increased but silicide growth rate decreased. Boron atoms were redistributed within TiN film and at $TiSi_2Si$ interface during the bilayer formation.

• 한국진공학회지
• /
• 제7권3호
• /
• pp.208-213
• /
• 1998

최근 셀리사이드(salicide) 제조시 $COSiO_2$의 에피텍셜 성장을 돕기 위하여 Ti층을 삽 입한 Co/Ti/Si 이중층 구조의 실리사이드화가 관심을 끌고 있다. Co/Ti 이중층을 이용한 salicide 트랜지스터가 성공적으로 만들어지기 위해서는 gate 주위의 spacer oxide위에 증착 된 Co/Ti 이중층을 급속열처리할 때 Co/Ti와 $SiO_2$간의 계면에서의 상호반응에 대하여 조사 하였다. Co/Ti 이중층은 $600^{\circ}C$에서 열처리한 후 면저항이 급격하게 증가하기 시작하였는데, 이것은 Co층이 $SiO_2$와의 계면에너지를 줄이기 위하여 응집되기 때문이다. 이때 Co/Ti의 열 처리후 Ti에 의하여 $SiO_2$기판의 일부가 분해됨으로써 절연체의 Ti산화물이 형성되었으나, 이외의 도전성 반응부산물은 발견되지 않았다.

• 전자공학회논문지A
• /
• 제33A권3호
• /
• pp.117-125
• /
• 1996

The variation of the interfacial and the electrical properties of SiO$_{2}$TiW layers as a function of anneal temperature was extensively investigated. During the deposition of SiO$_{2}$ on TiW chemical bonds such as SiO$_{2}$, TiW, WO$_{3}$, WO$_{2}$ TiO$_{2}$ Ti$_{2}$O$_{5}$ has been created at the SiO$_{2}$/TiW interface. At the anneal temperature of 300$^{\circ}C$, WO$_{3}$ and TiO$_{2}$ bonds started to break due to the reduction phenomena of W and Ti and simultaneously the metallic W and Ti bonds started to create. Above 500$^{\circ}C$, a part of Si-O bonds was broken and consequently Ti/W silicide was formed. Form the current-voltage characteristics of Al/Sico$_{2}$(220$\AA$)/TiW antifuse structure, it was found that the breakdown voltage of antifuse device wzas decreased with increasing annealing temperature for SiO$_{2}$(220$\AA$)/TiW layer. When r, the insulating property of antifuse device of the deterioration of intermetallic SiO$_{2}$ film, caused by the influw of Ti and W.W.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1996년도 재료학회 춘계학술발표회
• /
• pp.62-62
• /
• 1996

• 전자공학회논문지 IE
• /
• 제44권3호
• /
• pp.1-5
• /
• 2007

Si 팁 기술의 장점을 살리면서 팁을 실리사이드화하여 팁표면의 열화학적 내구성을 증가시키고 전계방출 전류밀도를 금속 팁에 가깝게 끌어올릴 수 있는 새로운 3극관 형태의 전계방출 팁 구조를 제작하였다. 제작된 소자의 전계방출 특성을 $10^{-8}Torr$의 초고진공 상태에서 캐소드-애노드 간격을 $100{\mu}m$로 하여 측정한 결과, turn-on 전압이 약 40V로, 방출전류가 인가 전압 150V에서 약 $69{\mu}A$로 나타났다.

• 한국재료학회지
• /
• 제8권1호
• /
• pp.10-12
• /
• 1998

Si FEA 로부터 tip의 표면을 Ti금속으로 silicidation한 새로운 2극형 Ti-실리사이드 FEA를 제작하고 이의 전계방출 특성을 Si FEA의 경우와 비교하였다. 양극과 음극간의 거리를 10$\mu\textrm{m}$로 유지하고 $10^{-8}$Torr의 고진공 상태에서 측정한 실리사이드 FEA의 turn-on전압은 약 40V로, 전계방출전류와 정상상태 전류 변동율은 150V의 바이어스 아래에서 약 3x$10^{-2}$ $\mu$A/tip와 0.1%min로 나타났다. Ti-실리사이드 FEA는 Si FEA에 비해 낮은 turn-on 전압, 높은 전계방출전류 및 고내구특성을 나타내었다.

• 한국표면공학회지
• /
• 제35권6호
• /
• pp.377-382
• /
• 2002

We investigated the appropriate wet cleaning process for Co-Ti-Si compounds formed on top of cobalt disilicide made from Co/Ti deposition and two rapid thermal annealing (RTA). We employed three wet cleaning processes, WP1 ($H_2$SO$_4$ etchant), WP2 ($NH_4$OH etchant), and WP3 which execute sequentially WP1 and WP2 after the first RTA. All samples were cleaned with BOE etchant after the second RTA. We characterized the sheet resistance with process steps by a four-point probe, the microstructure evolution by a cross detail sectional transmission electron microscope, a Auger depth profiler, and a X-ray diffractometer (XRD). We confirmed WP3 wet cleaning process were the most suitable to remove CoTiSi layer selectively.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2007년도 춘계학술대회
• /
• pp.250-253
• /
• 2007

An evaporated Ti/Pd/Ag contact system is most widely used to make high-efficiency silicon solar cells, however, the system is not cost effective due to expensive materials and vacuum techniques. Commercial solar cells with screen-printed contacts formed by using Ag paste suffer from a low fill factor and a high shading loss because of high contact resistance and low aspect ratio. Low-cost Ni and Cu metal contacts have been formed by using electroless plating and electroplating techniques to replace the Ti/Pd/Ag and screen-printed Ag contacts. Ni/Cu alloy is plated on a silicon substrate by electro-deposition of the alloy from an acetate electrolyte solution, and nickel-silicide formation at the interface between the silicon and the nickel enhances stability and reduces the contact resistance. It was, therefore, found that nickel-silicide was suitable for high-efficiency solar cell applications. The Ni contact was formed on the front grid pattern by electroless plating followed by anneal ing at $380{\sim}400^{\circ}C$ for $15{\sim}30$ min at $N_{2}$ gas to allow formation of a nickel-silicide in a tube furnace or a rapid thermal processing(RTP) chamber because nickel is transformed to NiSi at $380{\sim}400^{\circ}C$. The Ni plating solution is composed of a mixture of $NiCl_{2}$ as a main nickel source. Cu was electroplated on the Ni layer by using a light induced plating method. The Cu electroplating solution was made up of a commercially available acid sulfate bath and additives to reduce the stress of the copper layer. The Ni/Cu contact was found to be well suited for high-efficiency solar cells and was successfully formed by using electroless plating and electroplating, which are more cost effective than vacuum evaporation. In this paper, we investigated low-cost Ni/Cu contact formation by electroless and electroplating for crystalline silicon solar cells.

• 한국재료학회지
• /
• 제3권6호
• /
• pp.638-644
• /
• 1993

티타니움 폴리사이드 MOS(metal oxide semiconducter)캐퍼시타 구조에서 두께가 8nm인 게이트산화막의 절연파괴강도의 열화거동을 열처리조건 및 폴리실리콘막의 두께를 달리하여 조사했다. 티타니움 폴리사이드 게이트에서 게이트산화막의 전연피괴특성은 열처리 온도가 높을수록, 열처리시간이 길수록 많이 열화되어 실리사이드의 하부막인 잔류 폴리실리콘의 두께가 얇을수록 그 정도는 심해진다. 티타니움 실리사이드가 게이트산화막고 직접적인 접촉이 없더라도 게이트산화막의 신회성이 열화되는 것을 알 수 있었다. 실리사이드 형성후 열처리에 따른 게이트 산화막의 절연파괴특성열화는 티타니움 원자가 폴리실리콘을 통해 게이트산화막으로 확산되어 게이트산화막에서 티타니움의 고용량이 증가한 때문인 것이 SIMS분석 결과로부터 확인되었다.