• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 C
• /
• pp.1627-1629
• /
• 1997

엑시머 레미저를 이용한 다결정 실리콘막과 게이트 절연막 사이의 계면 거칠기를 개선하기 위해 변형핀 방법의 레이저 어닐링으로 다결정 실리콘 박막 트랜지스터를 제작하였다. SEM(scanning electron microscope)으로 활성층과 게이트 절연층과의 표면 이미지를 관찰한 결과 기존의 레이저 어닐링 결정화에 의한 것보다 계면 거칠기 정도가 상당히 줄었음을 관찰 하였다. 이렇게 개선된 계면 거칠기가 다결정 박막 트랜 지스터의 성능에 미치는 효과를 분석하기 위해 기존의 방법으로 제작된 소자와 계면 거칠기를 줄인 소자의 여러 가지 전기적 변수들(문턱 전압 기울기, 문턱 전압, 누설 전류)을 비교해 보았다. 우리는 또한 계면 거칠기와 다결정 박막 트랜지스터 소자의 상관 관계를 보기 위해 컴퓨터 시뮬레이션도 함께 병행하였다. 시뮬레이션을 통해 거친 계면 부근의 전계 집중 효과 같은 것으로 인해 소자의 성능이 저하된다는 것을 알 수 있었다.

• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 2011년도 정기 학술대회
• /
• pp.273-276
• /
• 2011

표면의 물성은 표면효과를 고려한 나노 스케일의 구조물의 기계적 거동 해석에 있어서 필수적인 요소이다. 이러한 해석을 위한 방법론 중 surface relaxation model을 이용하여 박막의 표면 물성을 계산하는 방법은 이미 FCC 모델에서는 검증된 바 있으나, 동일한 방법론을 diamond 구조를 가지는 실리콘에 일괄적으로 적용할 수는 없다. 이는 FCC 구조를 갖는 금속과는 달리 실리콘이 공유결합 물질이라는 점과, 박막표면에서 다양한 surface reconstruction이 가능하다는 점, 그리고 실리콘의 diamond lattice가 FCC lattice에 비해 추가적인 자유도가 존재한다는 점으로부터 기인한다. 본 논문에서는 이와 같은 조건을 고려하여 Si 박막의 표면 물성을 해석하기 위한 surface relaxation 모델을 제시한다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.64.1-64.1
• /
• 2012

Next generation displays such as high performance LCD, AMOLED, flexible display and transparent display require specific TFT back-planes. For high performance TFT back-planes, low temperature poly silicon (LTPS), and metal-oxide semiconductors are studied. Flexible TFT backplanes require low temperature processible organic semiconductors. Not only development of active semiconducting materials but also design and synthesis of semiconductor corresponding gate dielectric materials are important issues in those display back-planes. In this study, we investigate the high heat resistant polymeric gate dielectric materials for organic TFT and inorganic TFT with good insulating properties and processing chemical resistance. We also controlled and optimized surface energy and morphology of gate dielectric layers for direct printing process with solution processible organic and inorganic semiconductors.

• 반도체디스플레이기술학회지
• /
• 제19권1호
• /
• pp.61-66
• /
• 2020

Threshold voltage shift occurring during operation is implemented in a SPICE simulation tool. Among the shift models the stretched-exponential function model, which is frequently observed from both single-crystal silicon and thin-film transistors regardless of the nature of causes, is selected, adapted to transient simulation, and added to BSIM4 developed by BSIM Research Group at the University of California, Berkeley. The adaptation method used in this research is to select degradation and recovery models based on the comparison between the gate and threshold voltages. The threshold voltage shift is extracted from SPICE transient simulation and shows the stretched-exponential time dependence for both degradation and recovery situations. The implementation method developed in this research is not limited to the stretched-exponential function model and BSIM model. The proposed method enables to perform transient simulation with threshold voltage shift in situ and will help to verify the reliability of a circuit.

• 대한전기학회논문지
• /
• 제43권2호
• /
• pp.312-317
• /
• 1994

We studied the fabrication and electrical characteristics of high voltage hydrogenerated amorphous silicon thin film transistor using plasma enchanced chemical vapor deposition(PECVD). The device shows 2500${\AA}$ SiOS12T, 400-1500${\AA}$ a-Si tickness, 350V output voltage and 9.55${\times}$10S04T average on/off current ratio. We found that the leakage current of high voltage TFT occurred 0-70V drain voltage. As the leakage current depend on the a-Si thickness, the leakage current of high voltage TFT decreased by reduction of the a-Si thickness.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.550-552
• /
• 2009

The negative bias temperature instability on LTPS TFTs in a darkened and an illuminated environment was investigated. Experimental results reveal that the generation of interface state density showed no change between the different NBTI stresses. The degradation of the grain boundary trap under illumination was more significant than for the darkened environment.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.745-748
• /
• 2007

Hydrogenated amorphous silicon thin film transistors (a-Si:H TFTs) were fabricated on a flexible metal substrate at $150\;^{\circ}C$. To increase the stability of the flexible a-Si:H TFTs, they were thermally annealed at $230\;^{\circ}C$. The field effect mobility was reduced because of the strain in a- Si:H TFT under thermal annealing.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.257-260
• /
• 2007

Hydrogenated amorphous silicon thin film transistors were fabricated on a flexible metal substrate. A negative voltage at a floated gate can be induced by a negative substrate bias through a capacitor between the substrate and gate electrode. This can recover the shifted-threshold voltage to an original value.

• 한국전기전자재료학회논문지
• /
• 제14권9호
• /
• pp.751-756
• /
• 2001

Carbon nanotubes(CNTs) was successfully grown on Ni coated silicon wafer substrate by PECVD technique(Plasma Enhanced Chemical Vapor Deposition). As a catalyst, Ni thin film of thickness ranging from 15∼30nm was prepared by electron beam evaporator system. In order to find the find the optimum growth condition, initially two different types of gas mixtures such as C$_2$H$_2$-NH$_3$ and C$_2$H$_2$-NH$_3$-Ar were systematically investigated by adjusting the gas mixing ratio in temperature of 600$^{\circ}C$ under 0.4 torr. The diameter of the grown CNTs was 40∼200nm. The diameter of the CNTs increases with increasing the Ni particles size. TEM images clearly demonstrated synthesized nanotubes to be multiwalled.

• 전자공학회논문지D
• /
• 제35D권12호
• /
• pp.53-58
• /
• 1998

다결정 실리콘 박막 트랜지스터를 이용한 회로의 성능 향상을 위하여 새로운 구조의 4-terminal buried channel poly-Si TFT(BCTFT)를 설계하고 제작하였다. BCTFT는 moderate 도핑이 된 buried channel을 이용하므로 기존의 다결정 실리콘 TFT보다 ON-전류와 전계 효과 이동도가 n-형과 p-형 소자 각각 5배와 10배 향상되었다. BCTFT는 moderate 도핑된 buried 채널과 counter 도핑된 body 사이의 junction 공핍에 의하여 캐리어의 이동이 억제 되므로 OFF-전류가 증가하지 않았다.