• 디지털융복합연구
• /
• 제11권11호
• /
• pp.95-106
• /
• 2013

본 논문은 전자신문이 창간되고 성장, 발전해 온 과정을 정리하고 이를 통해 전자신문의 경영성과와 더불어 전자신문이 IT대중화 및 IT 저널리즘의 발전에 기여한 측면이 무엇인지 정리하고자 했다. 이를 위해 필자들은 전자 신문 20년사와 전자신문 감사보고서, 우리나라 전자 정보통신 산업 관련 지표, 한국 ABC협회의 감사보고서 등 관련 자료들을 조사 연구 하는 한편 전 현직 전자신문 기자들에 대한 심층 인터뷰를 실시했다. 이를 통해 본 연구는 지난 2000년 매출 500억 원을 돌파하기도 했던 전자신문이 2000년대 중반 이후에는 연간 300억 원 안팎의 안정적인 매출을 달성하는 등 외형적인 성장을 이룩한 동시에 대중성을 확보한 산업전문지로 자리매김할 수 있었던 배경에는 비단 전자 정보통신산업의 성장이라는 외적인 변수 외에 우수한 기자인력의 확보와 편집권 독립, 신문지면의 대중성 확보를 위한 전자신문 내부의 혁신적이고 지속적인 노력이 있었음을 확인할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 추계학술대회 논문집 Vol.18
• /
• pp.130-131
• /
• 2005

In the era of submicron devices, super ultra thin gate oxide characteristics are required. Titanium silicide process has studied gate oxide reliability and dielectric strength characteristics as the composition of gate electrode. In this study the author observed process characteristics on MOS structure. In view point of the process characteristics of MOS capacitor, the oxygen & Ti, Si2 was analyzed by SIMS analysis on before and after annealing with 1,2 step silicidation, the Ti contents[Count/sec]of $9.5{\times}1018$ & $6.5{\times}1018$ on before and after 2'nd anneal. The oxygen contents[Count/sec] of $4.3{\times}104$ & $3.65{\times}104$, the Si contents[Count/sec] of $4.2{\times}104$ & $3.7{\times}104$ on before and after 2'nd anneal. The rms value[A] was 4.98, & 4.03 on before and after 2'nd anneal.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.271-275
• /
• 2015

본 논문은 HEVC $4{\times}4$ IDCT/IDST를 위한 통합형 아키텍쳐를 제안하여 면적을 줄이고자 한다. $4{\times}4$ IDCT와 $4{\times}4$ IDST는 일반적으로 따로따로 만들어서 멀티플렉서로 연결하여 사용하나, 제안하는 아키텍쳐 구현에서는 두 블록을 합쳐서 곱셈기 등의 하드웨어 자원을 공유하여 면적을 줄였다. 0.18um 공정에서 합성한 결과 게이트 수가 약 2,795 게이트로 기존 아키텍쳐 대비 9.44% 감소함을 확인하였다.

• 센서학회지
• /
• 제10권2호
• /
• pp.91-100
• /
• 2001

CMOS 공정기술을 이용하여 물체의 윤곽검출을 위한 픽셀수 $8{\times}8$의 방사형 구조 시각칩을 설계 및 제조하였다. 일반적으로 시각칩은 광입력의 센싱, 물체의 윤곽검출과 움직임 검출 등을 수행하며 본 연구에서는 물체의 윤곽검출에 중점을 두었다. 방사형 구조의 픽셀 분포는 시각칩이 중심부분으로 갈수록 높은 해상도를 가지게 하며, 이러한 구조는 선택적인 영상데이터의 감소를 가능하게 한다. 또한 윤곽검출을 위한 시각칩에서는 처음으로 적용된 구조이다. 방사형 구조를 형성하는 원주들 사이의 픽셀의 크기차이 때문에 출력전류를 보정해 줄 수 있는 메커니즘이 필요하게 되며, 본 연구에서는 이를 위해 MOS 트랜지스터의 채널의 폭을 스케일링하는 방법을 사용하였다. 설계된 칩은 $1.5{\mu}m$ single-poly double-metal 표준 CMOS 공정기술을 이용하여 제조되었다.

• Transactions on Electrical and Electronic Materials
• /
• 제9권1호
• /
• pp.33-37
• /
• 2008

This paper describes the development of a new $5.0{\times}3.2mm$ SAW filter bank which is consist of 12 L, C matching components and 4 SAW bare chips on PCB substrate with CSP technology. We improved the manufacturing cost by removing the ceramic package through direct flip bonding of $LiTaO_3$ SAW bare chip on PCB board after mounting L, C passive element on PCB board. After that we realized the hermitic sealing by laminating the epoxy film. To confirm the confidentiality and durability of the above method, we have obtained the optimum flip bonding & film laminating condition, and figured out material property and structure to secure the durability & moisture proof of PCB board. The newly developed super mini $5.0{\times}3.2mm$ filter bank shows the superior features than those of existing products in confidence, electrical, mechanical characters.

• 한국전자파학회논문지
• /
• 제18권4호
• /
• pp.389-397
• /
• 2007

본 논문은 크기가 소형화된 광대역 기생 패치 안테나를 제안한다. 폭이 좁아진 주 패치의 두 방사 모서리부에 U자 형태의 기생 패치를 설계하여 안테나 전체 크기를 감소시키고, 주 패치와 기생 패치 사이의 E-plane 및 H-plane을 통한 electromagnetic coupling에 의해 광대역 특성을 얻는다. 안테나 방사 소자들의 전체 크기는 $18{\times}17.6\;mm^2$ 이고, 접지면과 유전체를 포함한 전체 크기는 $25{\times}30{\times}4\;mm^3$이다. 설계된 안테나는 FR4 유전체를 이용해 제작하였으며, 5.12 GHz와 6.08 GHz의 공진 주파수와 5.5 GHz 중심 주파수를 기준으로 27.3 %(1.5 GHz)의 대역폭을 갖는다. 측정된 안테나의 방사 패턴은 일반적인 마이크로스트립 패치 안테나와 유사하다.

• 한국전자파학회논문지
• /
• 제26권8호
• /
• pp.718-729
• /
• 2015

S-대역과 X-대역에서 동작하며, 개구면 공유 구조를 가지는 광대역 패치 안테나를 제작하였다. S-대역 안테나는 $2{\times}2$로 천공된 패치를 가지며, 천공된 자리에 X-대역에서 동작하는 패치 안테나를 $2{\times}2$ 배열하였다. 두 대역에서 모두 20 % 이상의 넓은 대역폭 특성을 가지는 개구면 공유 구조를 가지는 이중 대역 안테나를 제작하고, 방사 특성을 분석하였다.

• Transactions on Electrical and Electronic Materials
• /
• 제12권5호
• /
• pp.204-208
• /
• 2011

In this paper, the design area of a fabricated solar cell has been analyzed with respect to its charge density. The mathematical calculation used for charge-density derivation was obtained from the 2001 version of a MATHCAD program. The parameter range for the calculations was ${\pm}1{\times}10^{17}cm^{-3}$, which is in the normal parameter range for n-type doping impurities ($7.0{\times}10^{17}cm^{-3}$) and also for p-type impurities ($4.0{\times}10^{17}cm^{-3}$). Therefore, it can be said that the fabricated solar-cell design area has a direct effect on charge-density changes.

• E2M - 전기 전자와 첨단 소재
• /
• 제15권10호
• /
• pp.17-22
• /
• 2002

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2003년도 somma/kms meeting
• /
• pp.163-163
• /
• 2003