• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.1059-1067
• /
• 1996

A 128/129 dual-modulus prescalar IC is designed for application to frequency synthesizers in high frequency communication systems. The FET logic used in this design is SCFL(Source Coupled FET Logic), employing depletion-mode 1.mu.m gate length GaAs MESFETs with the threshold voltage of -1.5V. This circuit consists of 8 flip-flops, 3 OR gates, 2 NOR gates, a modulus control buffer and I/O buffers, which are integrated with about 440 GaAs MESFETs on dimensions of 1.8mm. For $V_{DD}$ and $V_{SS}$ power supply voltages 5V and -3.3V Commonly used in TTL and ECL circuits are determined, respectively. The simulation results taking into account the threshold voltage variation of .+-.0.2V and the power supply variation of .+-.1V demonstrate that the designed prescalar can operate up to 2GHz. This prescalar is fabricated using the ETRI MMIC foundary process and the measured maximum operating frquency is 621MHz.

• 전자공학회논문지B
• /
• 제31B권4호
• /
• pp.123-128
• /
• 1994

Hardware realization of a digital 2-D homomorphic filter for real time contrast enhancement of video signal is presented. In homomorphic filter, logarithmic and exponential conversion used the memory lookup table method and because the hardware is implemented by multiplierless TTL devices, it can be designed to specific IC. The contrast gain can be controlled externally and the transfer function of homomorphic filter can be easily varied by the change of lookup table memory data.

• 한국멀티미디어학회논문지
• /
• 제12권5호
• /
• pp.717-727
• /
• 2009

P2P(Peer-to-Peer) 네트워크는 피어간의 협력에 상당히 의존한다. 그러나 일부 피어는 자신의 파일을 전혀 공유하지 않고 필요한 파일의 다운로드만 수행하거나, 질이 낮은 파일이나 다른 피어로부터 요청 횟수가 적은 파일을 공유한다. 피어의 이와 같은 이기적인 행동을 '무임승차(free riding)'라 하고, 피어의 무임승차는 다른 피어의 활발한 참여나 시스템의 성능을 감소시킬 수 있다. 이에 본 논문에서는 신뢰 피어를 이용하여 인센티브 기법의 올바른 사용을 제공하고, 피어의 행동을 참조하여 기여도를 계산하고 인센티브를 할당하는 인센티브 기법 IcMFS(Incentive Mechanism for File Sharing System)를 제안한다. 제안 기법은 대역폭과 TTL(Time-To-Live)을 인센티브로 할당하여 피어의 서비스 이용을 차별화한다. 실험을 통해 피어의 기여도에 따른 서비스 차별화와 신뢰 피어를 이용하여 인센티브 기법의 올바른 사용과 신뢰 피어를 이용함으로써 얻을 수 있는 이점을 살펴보았다. 또 제안 기법의 안정성을 확인하기 위해 인센티브 기법의 부당한 사용으로 피어가 얻는 불이익을 살펴보았다.

• 한국통신학회논문지
• /
• 제7권2호
• /
• pp.47-54
• /
• 1982

본 논문에서는 A/D, D/A 변환의 한 방식인 1-bit interpolation 방법을 개선, 보완한 1-bit interpolation per-channel u-law companding PCM변환방법을 제시하고 실험회로를 구성하여 이의 동작을 확인하였다. 실험회로는 시중에서 입수하기 수월한 소자들인 TTl, logic IC 및 741 OP Amp 등으로 구성하였다. 실험결과로서는 40dB에 걸친 입력 dynamic range와 40dB 이상의 출력 dynamic range를 얻을 수 있었다. 본 논문에서 제시한 per-channel A/D, D/A변환기는 현용의 공통 codec의 단점을 충분히 보완시킬 수 있을 뿐 아니라 다중화에 있어서도 상당한 잇점을 지니고 있다.

• 한국통신학회논문지
• /
• 제28권1A호
• /
• pp.47-53
• /
• 2003

본 논문에서는 155 Mb/s급 멀티플렉서-디멀티플렉서를 단일소자로 설계하였다. 이 소자는 초고속 전송망의 전송노드 역할을 하는 2.5 Gb/s SDH 전송시스템에 적용되어 51 Mb/s의 병렬 데이터들을 155 Mb/s의 직렬 데이터로 다중화 하거나 155 Mb/s 직렬 데이터들을 51 Mb/s의 병렬 데이터로 역 다중화 하는 기능을 수행한다 소자의 저속부는 TTL로 접속되고 고속부는 100K ECL로 접속되며 0.7${\mu}m$BiCMOS gate array로 제작되었다 설계 제작된 소자는 180˚의 155 Mb/s 데이터 입력 phase margin을 가지며 출력 데이터 skew는 470ps, 소비전력은 2.0W 이하의 특성을 보인다.

• 대한전기학회논문지
• /
• 제39권7호
• /
• pp.757-764
• /
• 1990

The purpose of this study is to process binary images of Breadth First Linear Quadtree in hardware. Inthis paper, we designed and verified logic level circuit of ASIC for the encoding part of the binary image that is to convert the binary image into the representation of the Breadth First Linear Quadtree. The logic level circuit is composed of cells in TTL library. The significance of thes study is to implement an algorithm by hardware rather than by software, so that the processing time can be reduced by about 20 times.

• 대한전자공학회논문지
• /
• 제26권2호
• /
• pp.10-17
• /
• 1989

Reed-Solomon(RS) 부호의 복호에서 오류위치다항식을 구하기 위한 알고리듬 중 Peterson에 의해 제안되고 Gorenstein과 Zierler가 개선한 알고리듬은 오류정정능력 t가 비교적 작을 경우 BerlekampMassey의 반복 알고리듬, Euclid 알고리듬을 이용한 복호, 변환영역에서의 복호보다 오류위치다항식의 계산이 간단하고 장치화에 이점이 있다. 본 논문에서는 Peterson-Gorenstein-Zieler의 알고리듬 RS부호의 부호화와 복호과정을 체계적으로 연구, 분석하고 실제로 통신 시스템에 응용할 수 있도록 유한체 GF($2^5$)의 심볼로 이루어지는 2중 오류정정(31,27)RS 부호의 부호기와 복호기를 설계하여 TTL IC로 장치화 하였다.