• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.208-222
• /
• 2015

For the performance-efficient integration of IPs on an SoC utilizing heterochronous multi-clock domains, we propose a synchronization scheme that causes low latency overhead when data are crossing clock boundaries. The proposed synchronization scheme is composed of a clock predictor and a synchronizer. The clock predictor of a sender clock domain produces a predicted clock that is used in a receiver clock domain to detect possible synchronization failures in advance. When the possible synchronization failures are detected, a synchronizer at the receiver delays data-capture times to avoid the possible synchronization failures. From the simulation of the proposed scheme through SPICE modeling using a Chartered $0.18{\mu}m$ CMOS process, we verified the functionalities and timing behavior of the clock predictor and the synchronizer. The simulation results show that the clock predictor produces a predicted clock before a synchronization failure, and the synchronizer samples data correctly using the predicted clock.

• 대한임베디드공학회논문지
• /
• 제12권4호
• /
• pp.239-246
• /
• 2017

Time synchronization between distributed embedded systems in the Real Time Locating System (RTLS) based on Time Difference of Arrival (TDOA) is one of the most important factors to consider in system design. Clock jitter error between each system causes many difficulties in maintaining such a time synchronization. In this paper, we implemented a system to synchronize clocks between FPGA based distributed embedded systems using the recovery clock of CDR (clock data recovery) used in high speed serial communication to solve the clock jitter error problem. It is experimentally confirmed that the cumulative time error that occurs when the synchronization is not performed through the synchronization logic using the CDR recovery clock can be completely eliminated.

• ETRI Journal
• /
• 제32권6호
• /
• pp.854-862
• /
• 2010

One-way delay variation (OWDV) has become increasingly of interest to researchers as a way to evaluate network state and service quality, especially for real-time and streaming services such as voice-over-Internet-protocol (VoIP) and video. Many schemes for OWDV measurement require clock synchronization through the global-positioning system (GPS) or network time protocol. In clock-synchronized approaches, the accuracy of OWDV measurement depends on the accuracy of the clock synchronization. GPS provides highly accurate clock synchronization. However, the deployment of GPS on legacy network equipment might be slow and costly. This paper proposes a method for measuring OWDV that dispenses with clock synchronization. The clock synchronization problem is mainly caused by clock skew. The proposed approach is based on the measurement of inter-packet delay and accumulated OWDV. This paper shows the performance of the proposed scheme via simulations and through experiments in a VoIP network. The presented simulation and measurement results indicate that clock skew can be efficiently measured and removed and that OWDV can be measured without requiring clock synchronization.

• 정보처리학회논문지C
• /
• 제11C권1호
• /
• pp.123-134
• /
• 2004

동기 망과 전송망에서의 동기클럭 성능은 망의 안정성 화보와 데이터 전송 보장 측면에서 중요한 요소이다. 그러므로 망을 설계할 때 동기망과 전송망의 동기클럭 성능을 분석하기 위하여 다양한 파라메타를 적용할 수 있고, 그리고 최상상태에서 최악상태까지 망에서 나타날 수 있는 여러 가지 입력레벨을 적용할 수 있는 시뮬레이터가 필요하다. 따라서 본 논문에서는 동기망과 전송망에서의 동기클럭 특성을 분석할 수 있는 SNCA와 TNCA를 개발하였고, 또한 개발된 시뮬레이터를 활용하여 다양한 원더생성, 노드 수, 클럭 상태 등의 입력조건에 따른 NEl, NE2, NE3 등 전송망과 DOTS1과 DOTS2 등 동기 망에서의 동기 클럭 특성과 최대 노드수 결과를 얻었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.163-164
• /
• 2014

의사위성은 GPS 위성의 백업 시스템으로 활용하거나 실내항법을 위한 목적으로 운용되며, 지상에 설치되어 GPS 위성과 유사한 신호를 송신한다. 의사위성의 의사거리 측정치 활용을 위해서는 항법 시스템과 의사위성간의 시각동기가 필수적이다. 본 논문에서는 GPS 위성과 의사위성간 시각동기를 위한 모니터링 시스템의 설계를 제안한다. 모니터링 시스템을 통해 의사위성의 시각동기 정확도를 분석하고 시각오차 보정에 활용하도록 한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권5호
• /
• pp.487-491
• /
• 2008

본 논문에서는 무선 센서 네트워크에서 클럭 동기화 시 악의적인 노드의 클럭 동기화 방해 공격에 대처하기 위한 비잔틴 오류 감내 클럭 동기화 기법을 제안한다. 제안 기법은 클럭 동기화를 요구하는 노드가 m개의 악의적인 노드에 대처하기 위해 부모 노드뿐만 아니라 형제 노드로부터 3m+1개의 클럭 동기화 메시지를 수신하여 클럭동기화를 진행한다. 시뮬레이터를 이용한 성능 평가를 통하여, 제안 기법은 기존 클럭 동기화 기법에 비하여 악의적인 노드의 클럭 동기화 방해 공격 시 동기 정확도 측면에서 최대 7배 향상된 성능을 보여주었다.

• Journal of Communications and Networks
• /
• 제18권1호
• /
• pp.65-74
• /
• 2016

Ship ad-hoc network (SANET) extends the coverage of the maritime communication among ships with the reduced cost. To fulfill the growing demands of real-time services, the SANET requires an efficient clock time synchronization algorithm which has not been carefully investigated under the ad-hoc maritime environment. This is mainly because the conventional algorithms only suggest to decrease the beacon collision probability that diminishes the clock drift among the units. However, the SANET is a very large-scale network in terms of geographic scope, e.g., with 100 km coverage. The key factor to affect the synchronization performance is the signal propagation delay, which has not being carefully considered in the existing algorithms. Therefore, it requires a robust multi-hop synchronization algorithm to support the communication among hundreds of the ships under the maritime environment. The proposed algorithm has to face and overcome several challenges, i.e., physical clock, e.g., coordinated universal time (UTC)/global positioning system (GPS) unavailable due to the atrocious weather, network link stability, and large propagation delay in the SANET. In this paper, we propose a logical clock synchronization algorithm with multi-hop function for the SANET, namely multi-hop clock synchronization for SANET (MCSS). It works in an ad-hoc manner in case of no UTC/GPS being available, and the multi-hop function makes sure the link stability of the network. For the proposed MCSS, the synchronization time reference nodes (STRNs) are efficiently selected by considering the propagation delay, and the beacon collision can be decreased by the combination of adaptive timing synchronization procedure (ATSP) with the proposed STRN selection procedure. Based on the simulation results, we finalize the multi-hop frame structure of the SANET by considering the clock synchronization, where the physical layer parameters are contrived to meet the requirements of target applications.

• 정보처리학회논문지C
• /
• 제16C권5호
• /
• pp.637-644
• /
• 2009

NG-SDH망에서 측정된 클럭잡음을 이용한 동기클럭 성능분석 연구가 필요하다. 따라서 본 논문은 NG-SDH망에서 측정된 클럭잡음을 이용하여 다양한 클럭상태에 따른 동기클럭 성능을 분석하고 최대 망노드수를 도출하기 위한 연구를 수행하였다. 또한 측정된 클럭잡음을 이용하여 적합한 클럭잡음모델을 생성하였고, 다양한 클럭상태에 따른 시뮬레이션을 수행하였다. 시뮬레이션 결과를 통해 볼 때 정상상태에서 최대노드수는 80개 노드 이상 이였고, 단기위상변위(SPT)상태에서는 37개 이하였고, 장기위상변위(LPT)상태에서는 50개 이상으로 나타났다. 따라서 3가지 클럭상태에서 ITU-T 규격을 만족할 수 있는 최대 노드수는 37개 이하 임을 알았다. 또한 DOTS 이전의 NE망에서 SPT이나 LPT상태가 발생하면 정상상태의 안정된 다른 동기원 소스로 절체해야 함을 알았다.

• 한국멀티미디어학회논문지
• /
• 제10권3호
• /
• pp.348-357
• /
• 2007

제한된 전원으로 동작해야 하는 센서 노드의 수명 연장을 위하여, 에너지 효율적인 센서 노드의 동작에 대한 많은 연구가 진행되었다. 그들 중에는 주기적으로 무선 송수신 모듈을 활성화 / 비활성화 하면서 정보전달을 위하여 인접 노드가 깨어나는 시점에 대한 정보를 필요로 하는 기법들이 존재한다. 클락 동기는 이러한 기법들에서 무선 송수신 모듈의 활성화 / 비활성화 스케줄링을 위하여 필수적인 요소이다. 본 논문에서는 센서 망에서 전역 클락 동기를 위하여 제안된 비동기 평균 알고리즘을 기반으로 주기적인 무신 송수신 모듈 활성화 / 비활성화 기법에서의 클락 동기 방법을 제안한다. 구체적으로 본 논문은 (1) 초기 자율적인 망 구성 시점에 필요한 신속한 클락 동기 방법과 (2) 에너지 소모를 최소화한 주기적인 클락 동기 방법 및 (3) 두 가지 동기 방법들 간의 전환 시점 판단 방법을 제안한다. 시뮬레이션을 통하여 제안한 방법의 클락 오차 범위와 교환되는 메시지 수를 분석한다.

• 제어로봇시스템학회논문지
• /
• 제14권7호
• /
• pp.624-628
• /
• 2008

This paper is concerned with multiple motor control using a distributed network control method. Speed and position of multiple motors are synchronized using clock synchronized distributed controllers. CAN (controller area network) is used and a new clock synchronization algorithm is proposed and implemented. To verify the proposed control algorithm, two disks which are attached on two motor shafts are controlled to rotate at the same speed and phase angle with the same time base using network clocks.