• 한국통신학회논문지
• /
• 제25권1A호
• /
• pp.56-63
• /
• 2000

본 논문에서는 분산망의 일종인 GSN에 기반한 ATM 교환기를 제안한다. 원하는 셀 손실율을 얻기 위해서 여러 장의 GSN을 병렬적으로 배치하고 인접한 GSN에서 동일한 위치의 교환 소자간에 연결선을 가지는 Weaved GSN 구조를 제안한다. Weaved GSN은 단순히 여러 장의 GSN을 병렬화하는 것보다 지연 시간과 hardware complexity 면에서 뚜렷한 향상을 보인다. 균일한 독립적인 traffic을 가정하고 이론적 분석과 모의 실험의 결과들을 통하여, WGSN이 지금까지 제안된 반얀망에 기반한 다른 교환기 구조에 비하여 향상된 수율과 셀 손실율을 얻을 수 있음을 보인다.

• 전력전자학회논문지
• /
• 제6권6호
• /
• pp.506-513
• /
• 2001

SRM의 토크는 상전류와 인덕턱스의 기울기에 따라 달라진다. 그러나 자기회로의 포화로 인하여 원하는 토크를 제어하기 어렵다. 원하는 토크를 발생시키기 위해 SRM 드라이브는 스위치-온각, 스위치-오프각 그리고 인가 접압에 의해 제어된다. 스위치-온, 오프 각 에의해 원하는 전류와 토크를 제어할수있다. 본 논문은 스위치 온, 오프각을 제어하는 최적제어방식을 제안하였다. 스위치 오프 각은 시뮬레이션과 실험을 통하여 효율을 기준으로 결정하였으며, 스위치 온각은 부하에 의해 결정되었다. 도통각은 토크제어와 속도제어를 위해 GA-신경회로망을 이용하여 제어하였다.

• 정보처리학회논문지C
• /
• 제10C권4호
• /
• pp.485-492
• /
• 2003

본 논문에서는 ATM 스위치에서 복수개의 입력버퍼를 사용하는 경우 HOL 블록킹에 의한 성능 저하의 영향을 최소화하기 위하여 입력버퍼 방식을 개선한 그룹형 버퍼 방식의 새로운 스위치구조를 제안한다. 스위치 내부 구조는 네트워크의 구조적 특성에 따라 분할된 서브 네트워크들을 단계별로 재귀적 방법으로 그룹화하여 구성된다. 이것은 블록된 셀을 전송하기 위하여 그룹간에 추가적인 경로와 버퍼를 제공하게 함으로써 HOL 블록킹에 의한 영향을 감소시킬수 있으며, 따라서 스위치의 성능이 향상되는 결과를 나타낸다. 처리율, 셀 손실율, 지연, 시스템 파워 등의 척도를 고려한 시뮬레이션을 통하여 기존의 모델과 비교, 분석하였다.

• Journal of Electrical Engineering and Technology
• /
• 제9권6호
• /
• pp.1822-1831
• /
• 2014

Micro-grid is connected to the main power grid through a static switch. One of the critical issues in micro-grids is protection which must disconnect the micro-grid from the network in short-circuit contingencies. Protective methods of micro-grid mainly follow the model of distribution system protection. This protection scheme suffers from improper operation due to the presence of single-phase loads, imbalance of three-phase loads and occurrence of power swings in micro-grid. In this paper, a new method which prevents from improper performance of static micro-grid protection is proposed. This method works based on artificial neural network (ANN) and able to differentiate short circuit from power swings by measuring impedance and the rate of impedance variations in PCC bus. This new technique provides a protective system with higher reliability.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 I
• /
• pp.374-377
• /
• 2003

In this paper, a performance evaluation model of the Fat-Tree network with the multiple-buffered crossbar switches is proposed and examined. Buffered switch technique is well known to solve the data collision problem in the switch network The proposed evaluation model is developed by investigating the transfer patterns of data packets in a switch with output-buffers. Steady state probability concept is used to simplify the analyzing processes. Two important parameters of the network performance, throughput and delay, are then evaluated. To validate the proposed analysis model, the simulation is carried out on the various sizes of Fat-tree networks that use the multiple a$\times$b buffered crossbar switches. It is observed that both analysis and simulation results are match closely.

• 한국정보과학회논문지:정보통신
• /
• 제29권6호
• /
• pp.738-748
• /
• 2002

본 논문에서는, ${\alpha}{\times}{\alpha}$ 출력 버퍼 스위치로 구성된 다단 연결 망(Multistage Interconnection Network, MIN)의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. Buffered 스위치 기법은 다단 연결 망 내부의 데이타 충들 문제를 효과적으로 해결할 수 있는 방법으로 널리 알려져 있다. 제안한 성능 예측 모형은 먼저 네트웍 내부 임의 스위치 입력 단에 유입되는 데이타 패킷이 스위치 내부에서 전공되는 유형을 확률적으로 분석하여 수립되었다. 제안한 모형은 스위치에 장착된 버퍼의 개수와 무관하게 출력 버퍼를 장착한 ${\alpha}{\times}{\alpha}$스위치의 성능, 즉 네트웍 성능 평가의 두 가지 주요 요소인 네트웍 정상상태 처리율(Normalized Throughput, NT)과 네트웍 지연시간(Network Delay)의 예측이 가능하고, 나아가서 이들로 구성된 모든 종류의 다단 연결 망 성 분석에 적용이 용이하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 곁과를 보며 분석 모형의 타당성을 입증하였다. 또한, 분석 결과 스위치 내부에 많은 버퍼를 장착할수록 정상상태 처리율의 증가율은 감소하고, 네트웍 지연시간은 증가하는 것으로 나타났다.

• 인터넷정보학회논문지
• /
• 제3권3호
• /
• pp.87-93
• /
• 2002

복잡한 통신망과 병렬컴퓨터에서는 효율적인 상호 연결을 위해 스위치가 중요한 영향을 미친다. 이 스위치는 라우팅 정보에 따라서 입력포트와 출력포트 사이에 연결을 해주는 역할을 하게 된다. 따라서 스위치에 성능을 향상시키는 것은 중요한 일이다. 본 논문에서 제안한 스위치는 컴퓨터 시뮬레이션 결과 입력버퍼형 보다 최대처리율이 11%이상 향상되었고, 다른 반얀형 스위치들에 비하여 성능과 하드웨어 양을 비교하여 볼 때 좋은 결과를 얻었다. 따라서 이 스위치는 VLSI 칩으로 구현될 경우 초고속 ATM-LAN 과 병렬컴퓨터를 개발하는데 유용하게 활용될 수 있을 것이다. 제안된 반얀형 스위치는 MAX$＋^+$PLUSII, VHDL을 이용하여 설계 및 검증을 하고 시뮬레이션을 하였다

• 한국전자통신학회논문지
• /
• 제10권2호
• /
• pp.211-218
• /
• 2015

본 논문에서는 클라우드 컴퓨팅 서비스를 위한 가상 네트워크 구축에 필요한 중요 구성 요소 중의 하나인 가상스위치를 Intel DPDK(Data Plane Development Kit)를 이용하여 구현하고 DPDK에서 지원하는 가속화 가상스위치의 기능을 테스트 및 검증하였다. 최근 사물인터넷 등에서와 같이 지능형 IT 시스템들의 인터넷 접속을 통한 새로운 정보 서비스 플랫폼의 출현과 그에 대한 활용 및 응용 서비스를 기업 비즈니스에 적용하고자 하는 기업이 많아지고 있다. 기업들은 매우 빠른 소비자 환경변화에 민첩하게 대응할 수 있는 신규 서비스에 대한 사용자 입장에서의 클라우드 컴퓨팅 활용 측면으로 적은 비용으로 신규 서비스를 빠른 시일 내에 적용할 수 있다. 본 연구에서는 창조적 서비스 사업에 활용할 수 있는 스마트 클라우드 플랫폼 서비스를 효율적으로 구현하기 위한 고속 가상스위치를 Intel DPDK를 이용하여 구현하고 그의 기능 검증에 대한 연구를 수행하였다.

• 인터넷정보학회논문지
• /
• 제5권3호
• /
• pp.45-56
• /
• 2004

본 논문에서는 네트워크가 많은 endpoint를 가질지라도 낮은 비트율의 데이터를 효율적으로 전송할 수 있는 AAL 유형 2 스위치를 포함하는 ATM스위치 구조를 제안한다. 컴퓨터 프로그램으로 모델링한 ATM스위치는 AAL 유형 1, AAL 유형 2, AAL 유형 3/4 및 AAL 유형 5 셀로 이루어진 모든 유형의 AAL 셀에 대해 셀 스위칭을 지원하고 있다. 우리는 2가지 방식의 스위치를 제안하고 있는데, 하나는 개별적인 입력 포트마다 AAL 유형 2 셀 처리를 지원하는 스위치 패브릭이고, 다른 하나는 모든 입력 포트에 대한 전체적인 AAL 셀 처리를 지원하는 스위치 패브릭이다. 시뮬레이션 결과는 후자의 방식이 전자의 방식보다 우수한 것으로 나타났다. 그러나, 전자의 방식이 구현이 용이하고, 확장성에 대한 장점을 가지고 있다. 따라서 본 논문에서는 전자의 방식을 채용한 AAL 유형 2 스위치 모듈을 VHDL 언어를 사용하여 설계하였으며, 이를 FPGA로 구현하였다. 설계된 칩은 52MHz에서 동작하였다. 본 논문의 ATM 스위치 패브릭은 범용의 ATM 스위치 패브릭으로서 뿐만 아니라 ATM 네트워크상으로 모바일 통신, 협대역 서비스 및 무선 ATM등에 폭넓게 응용될 것으로 사료된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권4호
• /
• pp.167-174
• /
• 2003

This paper proposes a network processor especially optimized for content switching. With 2Gbps port capability, it integrates packet processor cluster, content-based classification engine and traffic manager on a single chip. A switch fabric architecture is also designed for scale-up of the network processor's capability over hundreds gigabit bandwidth. Applied in real network systems, the network processor shows wire-speed network address translator (NAT) and content-based switching performance.