• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.133-136
• /
• 2002

This paper discusses the design of a sample-and -hold amplifier(SHA) that has a 12-bit resolution with a 100 MS/s speed. The sample-and-hold amplifier uses the open-loop architecture with hold-mode feedthrough cancellation for high accuracy and high sampling speed. The designed SHA is composed of input buffer, sampling switch, and output buffer with additional amplifier for offset cancellation Hard Ware. The input buffer is implemented with folded-cascode type operational transconductance Amplifier(OTA), and sampling switch is implemented with switched source follower(SSF). A spurious free dynamic range (SFDR) of this circuit is 72.6 dB al 100 MS/s. Input signal dynamic range is 1 Vpp differential. Power consumption is 65 ㎽.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.381-384
• /
• 1999

In this paper, we addressed the problem of reducing the switching activity in pipeline datapath and proposed a solution. clock-gating method is a kind of practical technique for reducing switching activity in finite state machine. But, in the case that the target gated function unit has a pipeline structure, there is some spurious switching activity on each stage register group. This occur in early stage of every function enable cycle. In this paper we proposed a method to solve this problem. This method generates the enable signal to each pipeline stage to gate the clock feeding register group. Experimental results showed effective reduction of dynamic powers in pipeline circuits.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.304-308
• /
• 2003

A low cost solution employing harmonic oscillation to the frequency synthesizer at 5.8 GHz is proposed. The proposed frequency synthesizer is composed of 2.9GHz PLL chip, 2.9GHz oscillator, and 5.8GHz buffer amplifier. The measured data shows a frequency tuning range of 290MHz, ranging from 5.65 to 5.94GHz, about 0.5dBm of output power, and a phase noise of -107.67 dBc/Hz at the 100kHz offset frequency. All spurious signals including fundamental oscillation power (2.9GHz) are suppressed at least 15dBc than the desired second harmonic signal.

• 한국레이저가공학회지
• /
• 제4권2호
• /
• pp.29-38
• /
• 2001

A development of in-process and reliable monitoring system in laser materials processing is essential for successful applications toward the real industrial fields. It was known that optical signals induced by laser-matter interactions provide a good indication not only to monitor various defects but also to characterize and identify the process However there are still difficulties to implement the optical monitoring system in real fields since the system is susceptible to the spurious change of the signal affected by the variation of experimental conditions and environmental noises. In this article. a new type of optical monitoring technique named 'chromatic modulation technique' is described as a reliable, robust and sensitive monitor for the applications in laser materials processing in order to tackle the conventional problems in optical system.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.619-620
• /
• 2006

This paper presents a design of a 6-bit 2.704Gsamples/s D/A converter (DAC) for DS-CDMA UWB transceivers. The proposed DAC was designed with a current steering segmented 4+2 architecture for high frequency sampling rate. For low glitches, optimized deglitch circuit is adopted for the selection of current sources. The measured integral nonlinearity (INL) is -0.081 LSB and the measured differential nonlinearity (DNL) is -0.065 LSB. The DAC implemented in a 0.13um CMOS technology shows s spurious free dynamic range (SFDR) of 50dB from dc to Nyquist frequency. The prototype DAC consumes 28mW for a Nyquist sinusoidal output signal at a 2.704Gsamples/s. The chip has an active area of $0.76mm^2$.

• 한국전자파학회논문지
• /
• 제15권4호
• /
• pp.421-427
• /
• 2004

본 논문에서는 5.8 ㎓주파수 합성기에 대해 하모닉 발진을 적용하여 저가화 방안을 제안하였다. 제안한 주파수 합성기는 2.9 ㎓대역의 PLL 칩과 2.9 ㎓대역의 발진기, 그리고 5.8 ㎓대역의 버퍼 증폭기로 구성되어있다. 측정 결과는 5.65 ㎓에서 5.94 ㎓까지의 290 MHz주파수 가변범위와 약 0.5 ㏈m의 출력 전력, 그리고 100 KHz 오프셋 주파수에서 -107.67 ㏈c/Hz의 위상잡음을 보여준다. 기본 발진 전력(2.9 ㎓)을 포함한 모든 불요성분은 제안한 2차 하모닉 신호보다 적어도 15 ㏈c 이상 억압된다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2005년도 하계학술대회
• /
• pp.166-169
• /
• 2005

고속 데이터 전송을 함에 있어서 레이저 다이오드(LD)를 이용한 광접속 시스템은 최근 중요한 화두가 되고 있다. LD에 의하여 변조된 광신호는 광자와 캐리어의 동역학적 특성에 영향을 받으며, 이와 같은 LD의 동작 특성을 위해하기 위해서는 율방정식(Rate Equation)을 분석해야만 한다. 본 논문에서는 유한차분법(FDM)을 이용하여 율방정식을 분석하기 위한 모델을 제시하였으며, 이때 주입되는 전류부분에 디지털 혹은 아날로그 신호를 인가함으로써, 광접속 시스템에서 LD의 대역폭, SFDR (Spurious Free Dynamic Rage) 그리고 비선형 특성을 분석하였다.

• Journal of the Optical Society of Korea
• /
• 제12권4호
• /
• pp.303-308
• /
• 2008

Directly modulated fiber-optic links generally suffer higher link loss and larger signal distortion than externally modulated links. These result from the electron-photon conversion loss and laser modulation dynamics. As a method to overcome the drawbacks, we have experimentally demonstrated the RF performance of directly modulated, ultra-strong injection-locked gain-lever distributed Bragg reflector (DBR) lasers. The free-running DBR lasers exhibit an improved amplitude modulation efficiency of 12.4 dB under gain-lever modulation at the expense of linearity. By combining gain-lever modulation with ultra-strong optical injection locking, we can gain the benefits of both improved modulation efficiency from the gain-lever effect, plus improved linearity from injection locking. Using an injection ratio of R=11 dB, a 23.4-dB improvement in amplitude response and an 18-dB improvement in spurious-free dynamic range have been achieved.

• 한국정보전자통신기술학회논문지
• /
• 제13권3호
• /
• pp.184-196
• /
• 2020

본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

• 한국항공우주학회지
• /
• 제50권11호
• /
• pp.801-807
• /
• 2022

본 논문에서는 초소형 S-대역 PCM/FM 텔레메트리 송신기를 제안한다. 크기의 소형화로 한정적인 공간에 적용이 가능하며 운용 환경 및 시스템마다 다르게 설정되는 규격에도 안정적인 데이터 송신이 가능한 장비를 설계 및 제작하였다. 장비의 소형화를 위하여 RF 직접변환 구조를 적용하였으며, 최소한의 소자로 송신기의 역할을 수행할 수 있도록 1장의 인쇄회로기판에 RF송신반, 전원분배반, 신호처리반을 구현하였다. 목표한 규격대로 성능의 저하 없이 S-대역(2,200~2,400MHz)에서 1~10W의 출력 가변이 가능하고 390kbps~12.5Mbps의 Data Rate 설정이 가능하도록 설계 및 제작을 진행하였다. 설계 검증을 위하여 장비를 제작한 후 RF 성능 시험 및 비트오류율 측정 시험을 진행하였다. 본 장비는 IRIG (Inter-Range Instrumentation Group) 표준이 제시하는 PCM/FM 변조 신호의 OBW(Occupied Bandwidth), null-to-null 대역폭, 1st IMD(Inter Modulation Distortion), Spurious Emission, Phase Noise 특성이 만족함을 확인하였으며, 송신기 점검 장비를 이용하여 본 장비가 전달받은 Data를 왜곡 없이 정상적으로 송신함을 확인하였다.