• 전자공학회논문지
• /
• 제50권6호
• /
• pp.99-104
• /
• 2013

최근 주목받는 스마트 폰, 스마트 TV 등 스마트 전자기기들은 전통기기의 기능과 컴퓨터를 결합하는 공통점을 갖고 있다. 단순히 프로세서가 내장되어 연산만 수행하는 것이 아니라 OS(Operating System)가 포함되고 사용자가 개인 용도에 따라 새로운 기능을 추가할 수 있고 유무선 통신으로 인터넷 또는 PC와 연결하여 통신할 수 있는 개장된 멀티미디어 SoC 플랫폼이 필요하다. 본 논문에서는 Core-A 프로세서와 AMBA 버스 기반으로 영상, 음성 또는 각종 통신 형태를 지원하는 다기능 SoC 플랫폼을 설계하여 FPGA로 구현과 검증을 하였다. SoC 플랫폼의 전체 성능을 검증하기 위해 JPEG 디코딩 알고리즘과 ADPCM 인코딩 디코딩 알고리즘을 실행하고 실행 결과를 모니터 또는 스피커로 출력하여 검증했다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.251-253
• /
• 2019

마이크로프로세서에 블록암호 크립토 코어를 인터페이스한 보안 SoC (System-on-Chip) 프로토타입 구현에 대해 기술한다. 마이크로프로세서로 Cortex-M0를 사용하였고, ARIA와 AES를 단일 하드웨어에 통합하여 구현한 크립토 코어가 IP로 사용되었다. 통합 ARIA-AES 크립토 코어는 ECB, CBC, CFB, CTR, OFB의 5가지 운영모드와 128-비트, 256-비트의 두 가지 마스터키 길이를 지원한다. 통합 ARIA-AES 크립토 코어를 Cortex-M0의 AHB-light 버스 프로토콜에 맞게 동작하도록 인터페이스 하였으며, 보안 SoC 프로토타입은 BFM 시뮬레이션 검증 후, FPGA 디바이스에 구현하여 하드웨어-소프트웨어 통합검증을 하였다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.68-73
• /
• 2006

본 논문에서는 SoC(System On a Chip)의 효율적인 설계와 빠른 검증을 위해서 Active-HDL과 Matlab의 Simulink를 연동하여 HDL, SystemC 및 알고리즘 레벨의 추상화를 동시에 통합하여 시뮬레이션 할 수 있는 방법론을 제시하고, 이를 이용한 다채널 스피커의 직렬연결 기법을 설계 및 구현하였다. 구현은 ARM 프로세서와 Xilinx Virtex4 FPGA를 기반으로 하고 AMBA 버스를 사용하여 연동하는 SoC Master 보드 상에서 이루어졌다. 이러한 방법은 하드웨어 부분의 RTL 코드를 IP화하여 소프트웨어 부분과 동시에 검증 할 수 있는 장점을 가지고 있으며 직렬 연결 스피커 시스템과 같이 많은 신호처리를 하는 부분에서 쉽고 빠르게 설계를 진행할 수 있음을 보였다.

• 대한전자공학회논문지TC
• /
• 제48권4호
• /
• pp.1-5
• /
• 2011

본 논문은 MBOA UWB SoC의 MAC 시스템 설계에 관한 것이다. 구현된 MBOA MAC 알고리즘은 일반적으로 널리 사용되고 있는 중앙의 마스터가 네트워크를 관리하는 방식이 아니라, 모든 디바이스가 네트워크를 구성하고 관리할 수 있는 분산 방식을 사용하고 있다. 따라서 MAC이 분산 네트워크를 구성하고 관리를 하기 때문에 메쉬 네트워크 구성이 용이하다. 시스템은 데이터 처리 속도를 최대화하기 위해서 캐쉬가 내장된 ARM926EJ를 내장하였고, 재사용 및 시스템 설계가 용이한 AMBA 버스를 사용하였다. 또한, 칩의 소모 전력을 최소화하기 위해 시스템 클럭 제어 알고리즘을 구현하였다. 그리고, 시스템 메모리 버퍼와 MAC 하드웨어간의 데이터 이동을 위하여 MAC 전용 DMA를 설계하였으며, Host와 시스템 메모리 버퍼간의 고속의 데이터 이동을 위하여 USB 2.0 블록의 전용 DMA를 사용하였다.

• 조명전기설비학회논문지
• /
• 제25권10호
• /
• pp.59-66
• /
• 2011

In electric power system, the circuit breaker is not operated when the higher voltage then the rated TRV(transient Recovery Voltage) appeared in the circuit breaking, The TRV of a circuit breaker means the characteristics of reignition by the arc between two poles. and is decided by the value of connecting Impedance. In this paper we of carried out many kinds of experiments varying the types of bus, the types of installation, the length of installation between 22.9 [kV] level circuit breaker and MTR in general 154/22.9[kV] system, We also simulated the characteristics of TRV using EMTP-RV program. The suitability of TRV in assessed by Uc, RRRV(Rate of Rise of Recovery Voltage) which are defined by the international guide, IEC62271-100. The values of RRRV gained from the cable-made bus are 590[%] lesser than those from the NSPB-made bus respectively. So the triangled type is more rational in the aspect of TRV.

• 한국정밀공학회지
• /
• 제10권4호
• /
• pp.227-235
• /
• 1993

In this paper, the development of a high performance flexible controller is described. The hardware of the controller, based on VME-bus, consists of four M68020 single-board computers (32-bit) with M68881 numerical coprocessors, two M68040 single board donputers, I/O devices (such as A/D and D/A converters, paraller I/O, encoder counters), and bus-to-bus adaptor. This software, written in C and based on X-window environment with Unix operating system, includes : text editor, compiler, downloader, and plotter running in a host computer for developing control program ; device drivers, scheduler, and mathemetical routines for the real time control purpose ; message passing, file server, source level debugger virtural terminal, etc. The hardware and software are structured so that the controller might have both flexibility and extensibility. In papallel to the controller, a three degrees of freedom kinematically redundant robot has been developed at the same time. The development of the same time. The development of the robot was undertaken in order to provide, on the one hand, a computationally intensive plant to which to apply the controller, and on the other hand a research tool in the field of kinematically redundant manipulator, which is, as such, an important area. By using the controller, dynamic control of the redundant manipulator was successfully experimented, showing the effectiveness and flexibility of the controller.

• 한국철도학회논문집
• /
• 제10권1호
• /
• pp.88-95
• /
• 2007

TCN(Train Communication Network) adopts the master/slave protocol to implement real-time communication. In this network, a fault on the master node, cased by either hardware or software failure, makes the entire communication impossible over TCN. To reduce fault detection and recovery time, this paper propose the contention based mastership transfer algorithm. Slave nodes detect the fault of master node and search next master node using the proposed algorithm. This paper also shows the implementation results of a SoC-based Fault-Tolerant MVB Controller(FT-MVBC) which includes the fault-detect-logic as well as the MVB network logic to verify this algorithm.

• 대한교통학회지
• /
• 제23권2호
• /
• pp.161-172
• /
• 2005

본 연구에서는 버스 노선망 설계 과정에서 다양한 평가지표의 정략적 산출이 가능하고 관련 주체들의 입장과 시각을 반영할 수 있는 버스 노선체계 평가모형(BTRAEM: Bus Transit Route Analysis & Evaluation Model)을 개발하였다. 우리나라 대도시 버스 노선망의 서비스 수준을 평가하고 노선체계를 새롭게 정비하는데 있어 가장 큰 문제점은 평가지표를 정량화 할 수 있는 자료기반의 미흡과 노선망 분석체계 알고리즘의 한계로 계획가의 직관이나 경험에 의존하거나 교통수요분석 프로그램(EMME/2)에 기반하여 평가지표를 산출하여 노선망을 평가하고 있다는 것이다. 이러한 배경 하에서 이 연구에서는 평가모형의 정립을 위해서 국외의 버스 노선망 평가모형의 개발추이를 검토하고, 평가모형에 적용할 번스 노선망 설계 문제의 목적함수와 제약조선을 정의하였다. 또한 평가모형의 구동을 위해서 요구되는 입${\cdot}$출력자료구조와 정량화된 평가지표자료를 구축하였다. 마지막으로 버스 이용자들의 대중교통 노선 선택 및 통행배분모형을 평가모형내에 반영하였다. Visual-C++로 구현된 버스 노선망 평가모형을 Mandl's Transit Network에 적용한 결과, 노선망 구조의 성능을 특징짓는 변수들에 대한 의미있는 결과값이 도출되었다. 향후 이 연구에서 개발된 버스 노선망 평가모형은 다양한 버스 노선망 대안에 대해서 관련 이해당사자들의 입장과 시각을 균형 있게 반영할 수 있고 다양한 목표를 조화시킬 수 있는 평가가 가능하리라 기대된다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.76-84
• /
• 2009

본 논문에서는 교육적 활용과 어플리케이션 개발에 응용 가능한 SoC 플랫폼을 제안한다. 플랫폼 하드웨어는 OpenRISC 프로세서, 범용 입출력장치, 범용 직렬 인터페이스, 디버그 인터페이스, VGA/LCD 제어기 등의 주변장치와 온 칩 SRAM 및 WISHBONE 인터커넥터로 구성되며 전체 합성 가능하도록 설계 되었다. 모든 하드웨어 구조는 재구성 가능하여 매우 유연한 구조로 되어있다. 또한 개발된 SoC 플랫폼의 하드웨어/소프트웨어 디버깅과 플랫폼 상에서 구현될 소프트웨어 개발을 위해 컴파일러, 어셈블러, 디버거, 운영체제 등의 SW 개발환경이 구현 및 검증되었다. 설계된 IP와 SoC는 Verilog HDL로 기술된 테스트벤치를 이용한 모듈 수준 기능검증, 최상위 블록 수준 기능검증, ISS를 이용한 구조적, 명령어 수준 검증, FPGA 프로토타입을 이용한 시스템 수준 에뮬레이션 방법을 통해 검증되었다. 검증된 플랫폼을 이용한 멀티미디어 SoC를 Magnachip 0.18 um CMOS 라이브러리를 이용하여 ASIC으로 구현하여 91MHz의 클록 주파수에서 동작을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.56-65
• /
• 2009

최근 SoC의 집적도가 증가함에 따라 칩 내부의 통신 효율성은 시스템 성능에 직접적인 영향을 미치고 있다. 이에 따라 칩내부의 통신 메커니즘은 과거 shared wire를 이용한 버스 시스템에서 라우터를 기반으로 하는 NoC로 진화하고 있다. 하지만, NoC 내부의 라우터는 컨트롤 로직이 복잡해짐에 따라 신호 전달 과정에서 지연시간을 증가시켜 NoC의 성능을 제한시킨다. 따라서 본 논문에서는 이러한 지연시간을 개선시키기 위하여 낮은 복잡도를 갖는 라우터를 제시한다. 제안한 라우터의 구조 검증 및 성능 평가를 위하여 ESL 기법의 시뮬레이션 플랫폼을 구축하였다. 본 논문에서 제안한 NoC 구조는 기존의 VC 라우터 기반의 NoC에 비해 대역폭은 약 1-2% 정도 감소하였지만, 평균적으로 약 50%의 지연시간이 감소 효과를 보였다.