• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2004년도 춘계학술대회 학술발표 논문집 제14권 제1호
• /
• pp.405-408
• /
• 2004

본 논문에서는 시간과 부하의 변화에 따라 편안한 승차감과 빠른 속도를 가질 수 있도록 다양한 속도 패턴을 제공하는 퍼지 알고리즘을 실제 공정에 적용할 수 있도록 SoC Design을 하였다. 운송 속도와 승차감은 엘리베이터 속도 패턴을 결정하기 위한 두개의 중요한 요소이며, 본 논문에서는 운송능력을 향상시키기 위해 교통량 변화에 맞춰서 저크를 조정하였다. 여기에서 구현된 퍼지 추론 시스템은 2개의 입력 변수와 1개의 출력을 가진 시스템이다. 전반부는 교통량의 변화를 나타내며, 시간 입력에 대해서 사다리꼴 형태의 소속함수를 사용하였다. 후반부는 입력에 대응되는 속도 패턴으로써, 싱글톤이 후반부에 적용되었다. 본 논문에서 구현 Tool 로는 SoC 설계를 사용하였다. SoC 설계는 현재 그 확장성과 유연성에 뛰어난 장점을 지니고 있으며, 제안된 알고리즘을 모듈로 설계하여 프로그래밍과 실행 사이클을 단축시키는 효과가 있다.

• 한국통신학회논문지
• /
• 제34권8C호
• /
• pp.806-813
• /
• 2009

본 논문은 고속 무선 통신을 위한 모뎀 설계에 관한 것이다. 고속 통신을 위한 기술에는 여러 가지가 있는데, 그 중 넓은 주파수를 사용하고 여타 서비스에 주파수 간섭을 일으키지 않는 기술인 MB-OFDM (Multi-Band Orthogonal Frequency Division Multiplexing) 방식의 UWB (Ultra-Wideband) 모뎀의 SoC (System-on-Chip) 칩을 설계하였다. 개발된 모뎀 SoC 칩의 기저대역 시스템은 WiMedia에서 정의한 표준안을 따라서 설계되었다. 설계된 SoC 칩은 코어 부분인 FFT/lFFT (Fast Fourier Transform/lnverse Fast Fourier Transform), 송신부, 심볼동기 및 주파수 오프셋 추정부, 비터비 디코더, 그리고 기타 수신부등으로 구성되어 있다. 반도체 공정은 90nm CMOS (Complementary Metal-Oxide-Semiconductor) 공정을 사용하였고, 칩 사이즈는 약 5mm x 5mm 이다. 2009년 7월 20일에 fab-out되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.856-858
• /
• 2009

최근 휴대폰, PMP 와 같은 모바일 장치를 개발하는 데에 그 성능과 저전력화 SoC 기술을 적용하고 있다. 또한 화상통화와 같은 영상 및 음성 멀티미디어 서비스가 확장되고 있다. 그러나 현재 모바일 SoC 기술에서 멀티미디어 서비스의 실시간 요구사항을 고려한 네트워크 프로토콜 설계에 대한 연구가 부족하다. 이에 본 논문에서는 실시간성 모바일 SoC 에서 실시간성을 제공하는 네트워크 프로토콜 스택을 설계하는 기법을 제안하고자 한다. 그리고 제안한 기법이 구현된 실시간 네트워킹 SoC 플랫폼의 성능을 실험하였으며, 그 결과 기존의 기법보다 더 좋음을 확인하였다.

• 스마트미디어저널
• /
• 제1권1호
• /
• pp.1-9
• /
• 2012

본 논문에서는 Full HD TV를 위한 화질 개선 VDP( Video Display Processor)의 SoC( System on a Chip) 구현을 위한 효율적인 하드웨어 구조를 제안한다. 제안한 구조는 SoC 설계의 한 방법으로써 효율적인 버스 구조와 유연성 있는 인터페이스를 지원하여 실시간 비디오 처리를 가능하게 한다. VDP를 구성 하고 있는 비디오 IP 들은 고화질 영상 제공 및 화질 개선을 위한 목적으로 설계 되었고, 각각의 IP는 실시간성 보장 및 SoC의 하드웨어 통합을 위해서 Avalon 인터페이스가 사용되었다. 이는 설계시간을 단축하고, IP 검증과 특히 SoC를 구성하는데 있어서 IP 추가 삭제 및 변경 등이 용이함으로써 사용자의 편리성을 높여준다. 또한 SoC의 임베디드 소프트웨어는 실시간으로 비디오 세부 항목 설정 및 데이터 전송 방식 설정 등을 제어할 수 있음으로써 유연성 있는 실시간 처리 시스템을 구현할 수 있다. VDP의 SoC 구현은 CyclonIII SoPC(System on a Programmable Chip) 플랫폼 상에서 구현되었으며, 실험 결과 SD 해상도의 입력 영상을 Full HD 해상도로 변환시킴으로써 고화질 영상을 획득 할 수 있다.

• 전자통신동향분석
• /
• 제35권2호
• /
• pp.69-78
• /
• 2020

Small portable devices such as mobile phones and laptops currently display a trend of high power consumption owing to their characteristics of high speed and multifunctionality. Low-power SoC design is one of the important factors that must be considered to increase portable time at limited battery capacities. Popular low power SoC design techniques include clock gating, multi-threshold voltage, power gating, and multi-voltage design. With a decreasing semiconductor process technology size, leakage power can surpass dynamic power in total power consumption; therefore, appropriate low-power SoC design techniques must be combined to reduce power consumption to meet the power specifications. This study examines several low-power SoC design trends that reduce semiconductor SoC dynamic and static power using EDA tools. Low-power SoC design technology can be a competitive advantage, especially in the IoT and AI edge environments, where power usage is typically limited.

• IT SoC Magazine
• /
• 통권7호
• /
• pp.39-44
• /
• 2005

채널 코덱에 대한 최근 동향을 알아보고, 그것을 채널 코덱 설계에 어떻게 연결하여 발전시킬 것인가, 설계의 관점에서의 채널코덱, 그에 따른 채널 코덱의 일반적인 설계 방법론, 구체적인 예로 고속 비터비 복호기와 고 속 터보 복호기의 구체적인 설계 방법과 향후 채널 부 호에 대하여 간략히 살펴보기로 한다.

• 한국정보통신학회논문지
• /
• 제9권8호
• /
• pp.1735-1740
• /
• 2005

SoC 설계에서는 많은 수의 IP 들이 하나의 칩에 집적되며 이들은 각각 서로 다른 주파수로 동작해야 가장 효율적으로 동작할 수 있다. 이러한 IP들을 연결하기 위해서는 비동기 클럭 동작 사이에 버퍼 역할을 할 수 있는 비동기 FIFO가 필수적이다. 그러나 아직 많은 수의 비동기 FIFO가 잘못 설계되고 있으며 이에 따른 비용이 심각하다. 이에 본 논문에서는 유효 비트 방식의 비동기 FIFO를 설계함으로써 비동기 회로에서 발생하는 metastability를 없애고 비동기 카운터의 오류를 수정함으로써 비동기 클럭들 사이에서 안전하게 데이터를 전송할 수 있는 FIFO 구조를 제안한다. 또한 이 FIFO 구조의 HDL 기술을 바탕으로 합성하여 다른 방식의 FIFO 설계와 비교 평가한다.

• 한국산학기술학회논문지
• /
• 제10권7호
• /
• pp.1480-1483
• /
• 2009

본 논문에서는 H.264 및 AVC 디코더를 ARM-Excalibur를 이용하여 하드웨어(HW:Hardware)와 소프트웨어 (SW:Software)로 병행설계(co-design)하는 방법에 대해서 제안한다. 내장형 프로세서, 메모리, 주변장치 및 논리 회로들을 하나의 칩으로 집적한 SoC(System On-a-Chip)를 하드웨어와 소프트웨어로 분할하여 병행 설계(co-design)하는 방식이 새로운 설계 방법으로 대두되고 있다. 최적화된 분할 방법을 찾는 것이 매우 어렵기 때문에 설계 초기단계에서 빠르게 검증할 필요가 있는데 본 논문에서는 H.264 및 AVC 디코더를 알테라사의 ARM-Excalibur라는 칩을 이용하여 효율적으로 병행 설계하였으며 시스템의 동작속도가 크게 향상되는 것을 확인할 수 있었다.

• IT SoC Magazine
• /
• 통권14호
• /
• pp.22-26
• /
• 2006

미국 샌프란시스코에서 지난 7월 24일부터 28일까지 5일간 제43회 Design Automation Conference(DAC)가 개최되었다. 500여개의 IP/SoC 관련 기업 및 대학이 참가하여 SoC 설계분야의 이슈와 해결방안을 논의하였다.

• 방송공학회논문지
• /
• 제21권5호
• /
• pp.792-802
• /
• 2016

최근 사용이 늘어나고 있는 멀티밴드 사운드바 설계 시, 설계검증은 시뮬레이션으로 확인이 되지 않거나 되기 힘든 검증요소들이 다수 존재한다. 따라서 본 논문에서는 프로세서 내장 사운드바 SoC를 위한 FPGA 검증시스템을 구현하였다. 이를 통해 설계단계의 시뮬레이션으로 검증할 수 없는 실시간 성능테스트와 청취테스트를 실시간 검증하였다. 즉, 구현된 FPGA 검증시스템을 이용해서 SNR, THD+N, 주파수응답과 같은 정량적 항목들의 측정 및 청취테스트를 시행하였고, 테스트 결과가 설계목표를 만족함을 확인하였다.