• 한국태양에너지학회 논문집
• /
• 제31권4호
• /
• pp.103-111
• /
• 2011

Laser drilling of vias is the one of key technologies in developing Emitter-Wrap Through(EWT) solar cell which is particularly attractive due to the use of industrial processing and common solar grade p-type silicon materials. While alternative economically feasible drilling process is not available to date, the processing time and laser induced damage should be as small as possible in this process. This paper provides an overview on various factors that should be considered in using the laser via drilling technology for developing highly efficient and industrially applicable EWT solar cells.

• Safety and Health at Work
• /
• 제12권3호
• /
• pp.403-415
• /
• 2021

Background: This study aimed to assess the possibility of benzene exposure in workers of a Korean semiconductor manufacturing company by reviewing the issued patents. Methods: A systematic patent search was conducted with the Google "Advanced Patent Search" engine using the keywords "semiconductor" and "benzene" combined with all of the words accessed on January 24, 2016. Results: As a result of the search, we reviewed 75 patent documents filed by a Korean semiconductor manufacturing company from 1994 to 2010. From 22 patents, we found that benzene could have been used as one of the carbon sources in chemical vapor deposition for capacitor; as diamond-like carbon for solar cell, graphene formation, or etching for transition metal thin film; and as a solvent for dielectric film, silicon oxide layer, nanomaterials, photoresist, rise for immersion lithography, electrophotography, and quantum dot ink. Conclusion: Considering the date of patent filing, it is possible that workers in the chemical vapor deposition, immersion lithography, and graphene formation processes could be exposed to benzene from 1996 to 2010.

• Journal of Ceramic Processing Research
• /
• 제20권1호
• /
• pp.48-53
• /
• 2019

Carbon fiber reinforced SiC composites (C/SiC) have high-temperature stability and excellent thermal shock resistance, and are currently being applied in extreme environments, for example, as aerospace propulsion parts or in high-performance brake systems. However, their low thermal conductivity, compared to metallic materials, are an obstacle to energy efficiency improvements via utilization of regenerative cooling systems. In order to solve this problem, the present study investigated the bonding strength between carbon fiber and matrix material within ceramic matrix composite (CMC) materials, demonstrating the relation between the microstructure and bonding, and showing that the mechanical properties and thermal conductivity may be improved by treatment of the carbon fibers. When fiber surface was treated with a nitric acid solution, the observed segment crack areas within the subsequently generated CMC increased from 6 to 10%; moreover, it was possible to enhance the thermal conductivity from 10.5 to 14 W/m·K, via the same approach. However, fiber surface treatment tends to cause mechanical damage of the final composite material by fiber etching.

• 한국재료학회지
• /
• 제34권2호
• /
• pp.105-110
• /
• 2024

Scanning probe microscopy (SPM) has become an indispensable tool in efforts to develop the next generation of nanoelectronic devices, given its achievable nanometer spatial resolution and highly versatile ability to measure a variety of properties. Recently a new scanning probe microscope was developed to overcome the tip degradation problem of the classic SPM. The main advantage of this new method, called Reverse tip sample (RTS) SPM, is that a single tip can be replaced by a chip containing hundreds to thousands of tips. Generally for use in RTS SPM, pyramid-shaped diamond tips are made by molding on a silicon substrate. Combining RTS SPM with Scanning spreading resistance microscopy (SSRM) using the diamond tip offers the potential to perform 3D profiling of semiconductor materials. However, damage frequently occurs to the completed tips because of the complex manufacturing process. In this work, we design, fabricate, and evaluate an RTS tip chip prototype to simplify the complex manufacturing process, prevent tip damage, and shorten manufacturing time.

• 공업화학
• /
• 제26권5호
• /
• pp.543-548
• /
• 2015

리튬이온 전지용 음극소재의 용량 및 사이클 성능을 향상시키기 위해서 Si/C/CNF 합성물의 특성이 조사되었다. 제조과정으로는 SBA-15를 합성하고 볼밀링을 이용한 마그네슘환원을 통해 Si/MgO를 얻은 다음, Phenolic resin과 CNF를 이용해 탄화과정을 거쳐 최종적으로 산처리하여 Si/C/CNF 활물질을 합성하였다. 합성된 Si/C/CNF는 BET, XRD, FE-SEM 그리고 TGA를 이용하여 분석하였다. $50^{\circ}C{\sim}70^{\circ}C$까지 온도에 따라 SBA-15를 합성한 결과 $60^{\circ}C$에서 가장 큰 비표면적을 갖는 결과를 얻었다. 또한 LiPF6 (EC : DMC : EMC = 1 : 1 : 1 vol%) 전해질을 사용하여, 충방전, 사이클, CV와 임피던스 등과 같은 전기화학적 테스트를 수행하여 Si/C/CNF 전극의 이차전지 음극활물질로서 성능을 조사하였다. Si/C/CNF (Si : CNF = 97 : 3 중량비)를 이용한 전지의 용량은 1,947 mAh/g으로 다른 합성물보다 우수한 결과를 보였다. CNF 첨가량이 3 wt%에서 11 wt%로 증가함에 따라 용량 보존율이 84~77%로 안정성이 감소되었다. Si/C/CNF 합성소재 전극이 이차전지의 사이클 성능과 전기전도도를 개선할 수 있다는 것을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.1-5
• /
• 2006

반도체 메모리 소자의 스피드 향상을 위해 저저항 배선층을 채용하는 방안으로 70 nm-두께의 아몰퍼스실리콘과 폴리실리콘 기판부에 $TiSi_2$ 타켓으로 각각 80 nm 두께의 TiSix 복합실리콘을 스퍼터링으로 증착한 후 RTA $800^{\circ}C$-20sec 조건으로 실리사이드화 처리하고 사진식각법으로 선폭 $0.5{\mu}m$의 배선층을 만들었다. 배선층에 대해 다시 각각 $750^{\circ}C-3hr,\;850^{\circ}C-3hr$의 부가적인 안정화 열처리를 실시하였으며, 이때의 면저항의 변화는 four-point probe로 실리사이드층의 미세구조와 수직단면 두께 변화를 주사전자현미경과 투과전자현미경으로 관찰하였다. 아몰퍼스실리콘 기판인 경우 후속열처리에 따른 결정화 진행과 함께 급격한 면저항의 증가가 확인되었고, 이 원인은 결정화 과정에서 실리콘과 복합티타늄실리사이드 층과의 상호확산으로 표면 공공(void)을 형성한 것으로 미세구조 관찰에서 확인되었다. 따라서 복합티타늄실리사이드의 하지층의 종류와 열처리 조건을 바꾸어 저저항 또는 고저항 실리사이드를 조절하여 제작하는 것이 가능하여 복합 $TiSi_2$를 저저항 배선층 재료로 채용할 수 있음을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제25권3호
• /
• pp.55-59
• /
• 2018

본 연구에서는 Si/$SiO_2$/Si-sub 구조의 SDB (silicon-direct-bonding) 웨어퍼 상에 형성된 다이아프램(diaphragm)에 제조된 전단응력형 압전저항 특성을 분석하였다. 다이아프램은 MEMS (Microelectromechanical System) 기술을 이용해 형성하였다. TMAH 수용액을 이용해 웨이퍼 후면을 식각하여 형성된 다이아프램 구조는 각종 센서제작에 활용할 수 있다. 본 연구에서는 다이아프램 상에 형성시킨 전단응력형 압전저항의 최적의 형상조건을 ANSYS 시뮬레이션을 통하여 찾고 실제 반도체 미세가공기술을 이용해 다이아프램 구조를 형성시키고 이에 붕소(boron)을 주입하여 형성시킨 전단응력형 압전저항의 특성을 시뮬레이션 결과와 비교 분석하였다. 압력감지 다이아프램은 정방형으로 제조되었다. 다이아프램의 모서리의 중심부에서 동일한 압력에 대한 최대 전단응력은 구조물이 정방형일 때 발생한다는 것을 실험으로 확인할 수 있었다. 따라서 압전저항은 다이아프램의 가장자리 중앙에 위치시켰다. 제조된 전단응력형 압전저항은 시뮬레이션 결과와 잘 일치하였고 $2200{\mu}m{\times}2200{\mu}m$ 크기의 다이아프램에 형성된 압전저항의 감도는 $183.7{\mu}V/kPa$로 나타났으며 0~100 kPa 범위의 압력에서 1.3%FS의 선형성을 가졌으며 감도의 대칭성 또한 우수하게 나타났다.

• 마이크로전자및패키징학회지
• /
• 제14권2호
• /
• pp.17-21
• /
• 2007

밀도가 높고 주기적으로 배열된 실리콘 나노점이 실리콘 기판위에 형성 되었다. 실리콘 나노점을 형성하기 위해 사용된 나노패턴의 지름은 $15{\sim}40$ 나노미터(nm)이고 깊이는 40 nm 이었으며 기공과 기공 사이의 거리는 $40{\sim}80\;nm$ 이었다. 나노미터 크기의 패턴을 형성시키기 위해서 자기조립물질을 사용했으며 폴리스티렌(PS) 바탕에 벌집형태로 평행하게 배열된 실린더 모양의 폴리메틸메타아크릴레이트(PMMA)의 구조를 형성하였다. 폴리메틸메타아크릴레이트를 아세트산으로 제거하여 폴리스티렌만 남아있는 나노크기의 마스크를 만들었다. 형성된 나노패턴에 전자빔 기상증착장치를 사용하여 금 박막을 $100\;{\AA}$ 증착하고 리프트오프(lift-off) 방식으로 금 나노점을 만들었다. 형성된 금 나노점을 불소기반의 화학반응성 식각법을 이용하여 식각하고 황산으로 제거하였다. 형성된 실리콘 나노점의 지름은 $30{\sim}70\;nm$였고 높이는 $10{\sim}20\;nm$ 였다.

• 마이크로전자및패키징학회지
• /
• 제21권3호
• /
• pp.67-71
• /
• 2014

본 연구에서는 Si(111) 기판을 이용하여 고품질의 GaN 박막을 성장하기 위하여 다양한 패턴을 갖는 Si 기판을 제작하였다. Si(111) 기판위에 이온 스퍼터(ion-sputter)를 이용하여 Pt 박막을 증착한 후 열처리(thermal annealing)하여 Pt 금속 마스크를 형성하고 유도 결합 플라즈마 이온 식각(inductively coupled plasma-reactive ion etching, ICP-RIE) 공정을 통하여 기둥(pillar)형태의 나노 패턴된 Si(111) 기판을 제작하였고 리소그래피 공정을 통하여 마이크로 패턴된 Si(111) 기판을 제작하였다. 일반적인 Si(111) 기판, 마이크로 패턴된 Si(111) 기판 및 나노 패턴된 Si(111) 기판위에 유기화학기상증착(metal organic chemical vapor deposition, MOCVD) 방법으로 GaN 박막을 성장하여 표면 특성과 결정성 및 광학적 특성을 분석하였다. 나노 패턴된 Si(111) 기판위에 성장한 GaN 박막은 일반적인Si(111) 기판과 마이크로 패턴된 Si(111) 기판위에 성장한 GaN 박막보다 표면의 균열과 거칠기가 개선되었다. 나노 패턴된 Si(111) 기판위에 성장한 GaN (002)면과 (102)면에 x-선 회절(x-ray diffraction, XRD) 피크의 반폭치(full width at half maximum, FWHM)는 576 arcsec, 828 arcsec으로 다른 두 기판위에 성장한 GaN 박막 보다 가장 낮은 값을 보여 결정성이 향상되었음을 확인하였다. Photoluminescence(PL)의 반폭치는 나노 패턴된 Si(111) 기판위에 성장한 GaN 박막이 46.5 meV으로 다른 기판위에 성장한 GaN 박막과 비교하여 광학적 특성이 향상되었음을 확인하였다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.220-225
• /
• 2016

본 논문은 전류 센싱 FET가 내장되어 있고 온-저항이 낮으며 고전류 구동이 가능한 트렌치 게이트 고 전력 MOSFET를 제안하고 전기적 특성을 분석하였다. 트렌치 게이트 전력 소자는 트렌치 폭 $0.6{\mu}m$, 셀 피치 $3.0{\mu}m$로 제작하였으며 내장된 전류 센싱 FET는 주 전력 MOSFET와 같은 구조이다. 트렌치 게이트 MOSFET의 집적도와 신뢰성을 향상시키기 위하여 자체 정렬 트렌치 식각 기술과 수소 어닐링 기술을 적용하였다. 또한, 문턱전압을 낮게 유지하고 게이트 산화막의 신뢰성을 증가시키기 위하여 열 산화막과 CVD 산화막을 결합한 적층 게이트 산화막 구조를 적용하였다. 실험결과 고밀도 트렌치 게이트 소자의 온-저항은 $24m{\Omega}$, 항복 전압은 100 V로 측정되었다. 측정한 전류 센싱 비율은 약 70 정도이며 게이트 전압변화에 대한 전류 센싱 변화율은 약 5.6 % 이하로 나타났다.