• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.797-801
• /
• 2014

This research presented the concept of employing the punch-through diode triggered SCRs (PTTSCR) for low voltage ESD applications such as transient voltage suppression (TVS) devices. In order to demonstrate the better electrical properties, various traditional ESD protection devices, including a silicon controlled rectifier (SCR) and Zener diode, were simulated and analyzed by using the TCAD simulation software. The simulation result demonstrates that the novel PTTSCR device has better performance in responding to ESD properties, including DC dynamic resistance and capacitance, compared to SCR and Zener diode. Furthermore, the proposed PTTSCR device has a low reverse leakage current that is below $10^{-12}$ A, a low capacitance of $0.07fF/mm^2$, and low triggering voltage of 8.5 V at $5.6{\times}10^{-5}$ A. The typical properties couple with the holding voltage of 4.8 V, while the novel PTTSCR device is compatible for protecting the low voltage, high speed ESD protection applications. It proves to be good candidates as ultra-low capacitance TVS devices.

• 전력전자학회논문지
• /
• 제21권1호
• /
• pp.80-87
• /
• 2016

This study investigates output voltage variation of a voltage disturbance generator in case of sag and swell modes. The generator uses series transformers and silicon-controlled rectifier thyristors to provide voltage disturbance; consequently, voltage drop at the output terminal is inevitable. On the basis of the analysis, voltage drop increases as the power factor decreases in lagging. Voltage drop is 3.7 [%] at a power factor (lagging) of 0.8. Simulation and experimental results show the validity of the analysis.

• 전기의세계
• /
• 제18권5호
• /
• pp.20-25
• /
• 1969

The development of the frequency convertors using semiconductors devices makes it possible to control the speed of A.C. motors easily. It is now economically feasible to provide them with power at adjustable frequency using silicon-controlled rectifier (or thyristor) inverters. In such a case, in order to operate an induction motor efficiently over a wide speed range, it must be supplied from a variable frequency source of which frequency is adjustable over the speed range of the motor. It is desired to observe the changes in characteristics as primary current, torque-speed of induction motor etc. at any optional frequency. Although the characteristics can be obtained by means of the conventional methods, they require very complicated precedures of calculations. The Current Diagram Method in this paper suggests a new approach to simpler calculations of the characteristics, using the motor constants at reference frequency. The conclusions of this study are summarized as follows: 1) The equations of stator current at adjusted frequency were derived to construct graphical chart and the current circle required for the Current Diagram Method. 2) The radius, center of the current circle and the vector locus, the basis for calculating the characteristics, at any desired frequency could be easily determined with the aid of both the derived graphical chart and current circle at reference frequency. 3) The method was shown to be applicable to the various types of 3-phase induction motors and also dealt with its application to the split-phase, condenser motors.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.178-179
• /
• 2005

ESD(Electrostatic Discharge) 보호에 응용되는 소자는 ESD가 발생했을 때, 빠르게 턴-온되어 외부로부터 EOS(Electric OverStress)를 차단함으로서 집적회로 내부의 코어를 보호해 주어야 한다. 이러한 기능에 충실한 LVTSCR(Low-Voltage Silicon Controlled Rectifier)은 트리거링 전압을 기존의 SCR보다 낮추어 ESD에 대해 민감한 반응을 할 수 있도록 개선한 소자이다. 그러나 트리거링 전압을 낮추면서 래치업 전압 또한 낮아지는 특성이 trade-off 관계로 맞물려 있어, LVTSCR의 단점인 낮은 래치업 전압을 효과적으로 다루는 것이 큰 이슈가 되고 있다. 본 논문에서는 LVTSCR의 ESD 보호에 대한 응용시 발생 가능한 래치업을 차폐하는 회로적 방법을 제시하였다. 제시된 새로운 구조의 차폐회로는 LVTSCR에서 래치업이 발생했을 때, 천이 전류를 감지하여 래치업이 발생되는 소자에 대한 전원을 스스로 차폐시켜 래치업에 대한 안정성을 시뮬레이션으로 검증하였다.

• 전기학회논문지
• /
• 제62권9호
• /
• pp.1313-1317
• /
• 2013

With increasing demand of power, the equipment of power system is enlarging and the absolute capacity is going up. As a result, when a fault occurs, the fault current is consistently increasing. Therefore, I suggested some solution for limiting the fault current more efficiently. This study shows the characteristics of superconducting limiting elements and normal conducting elements combined with a transformer. We performed a short-circuit test about the fault current by using SCR switching control system operated from a CT. When short circuit accidents happened in the secondary side of a transformer, fault currents flowed and a SCR switching control system was operated. It resulted in a decrease of the fault current in the limited elements of third winding connected in parallel. For this test, we used YBCO thin films and normal conducting elements as the limited elements. Within a cycle, a superconducting fault current limiter with YBCO thin films reduced more than 90% of fault current because the resistance of superconducting elements sustainedly grew. On the other hand, the limiter with normal conductors limited as much as a set value because its resistance characteristic was linear. Consequently, in case of the limiter with superconductor, limiting range of the circuit was wide but the range of protective detection was undefined. In contrast, as for the limiter with normal conductors, limiting range and protection duty were appropriate.

• Journal of Power Electronics
• /
• 제15권6호
• /
• pp.1673-1681
• /
• 2015

A low dropout (LDO) regulator with a wide-bandwidth is proposed in this paper. The regulator features a Human Body Model (HBM) 8kV-class high robustness ElectroStatic Discharge (ESD) protection circuit, and two error amplifiers (one with low gain and wide bandwidth, and the other with high gain and narrow bandwidth). The dual error amplifiers are located within the feedback loop of the LDO regulator, and they selectively amplify the signal according to its ripples. The proposed LDO regulator is more efficient in its regulation process because of its selective amplification according to frequency and bandwidth. Furthermore, the proposed regulator has the same gain as a conventional LDO at 62 dB with a 130 kHz-wide bandwidth, which is approximately 3.5 times that of a conventional LDO. The proposed device presents a fast response with improved load and line regulation characteristics. In addition, to prevent an increase in the area of the circuit, a body-driven fabrication technique was used for the error amplifier and the pass transistor. The proposed LDO regulator has an input voltage range of 2.5 V to 4.5 V, and it provides a load current of 100 mA in an output voltage range of 1.2 V to 4.1 V. In addition, to prevent damage in the Integrated Circuit (IC) as a result of static electricity, the reliability of IC was improved by embedding a self-produced 8 kV-class (Chip level) ESD protection circuit of a P-substrate-Triggered Silicon Controlled Rectifier (PTSCR) type with high robustness characteristics.

• 전기전자학회논문지
• /
• 제18권1호
• /
• pp.25-30
• /
• 2014

본 논문에서는 파워 클램프에 적용하기 위한 SCR 기반의 ESD 보호회로를 제안하였다. 기존 SCR 구조의 낮은 홀딩 전압에 의한 래치-업 문제를 개선하기 위해 n+ 플로팅 영역을 삽입하고 추가적인 n-웰과 p-웰까지 확장된 p+ 캐소드 영역을 통해 높은 홀딩 전압을 가질 수 있도록 고안되었다. 제안된 ESD 보호회로는 높은 홀딩 전압을 통해 정상 동작 상태에서의 래치-업 면역 특성을 확보하였으며, 우수한 ESD 보호 능력을 가진다. 제안된 ESD 보호회로는 Synopsys사의 TCAD 시뮬레이션을 통해 전기적 특성을 검증하였다. 시뮬레이션 결과, 트리거 전압은 약 27.3 V에서 최대 32.71 V 사이에서 변화하는 반면, 홀딩 전압은 4.61 V에서 최대 8.75 V까지 상승하는 것을 확인하였다. 따라서 제안된 ESD 보호회로는 트리거 전압은 기존 SCR과 비슷한 수준을 유지하면서 높은 홀딩 전압을 갖는다.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.31-35
• /
• 2006

본 논문에서는 전력용 반도체 스위칭 소자인 SCR(Silicon Controlled Rectifier)과 적층형 PTC 서미스터의 전기적 특성을 이용하여 각종 전기화재 및 전기사고를 예방 보호하는 제어시스템에 대해 연구된다. PTC(Positive Temperature Coefficient) 서미스터는 온도변화에 따른 저항특성이 정(+)온도계수를 갖는 특징이 있다. 이 PTC는 정온도계수를 갖는 $BaTiO_3$계 세라믹스의 정방정계-입방정계 구조를 가지고 상변이점인 큐리(Curie)온도 이상으로 온도가 증가하면 저항이 급격히 증가하는 현상을 보인다. 본 논문에서는 이러한 정저항 온도특성과 자체 발열특성을 갖는 적층형 PTC 서미스터를 전기단락사고나 과부하사고 등의 전기사고의 감지센서로 이용하여 전기화재사고로부터 보호하는 제어시스템에 대해 제안한다. 또한 제안된 보호제어시스템의 다양한 실험결과를 통해 이론적 해석의 타당성을 입증시킨다.

• 전기전자학회논문지
• /
• 제17권2호
• /
• pp.208-213
• /
• 2013

본 논문에서는 파워클램프용 높은 홀딩 전압을 갖는 사이리스터(SCR: Silicon Controlled Rectifier)구조에 기반한 새로운 구조의 ESD 보호회로를 제안하였다. 제안된 보호회로는 기존의 SCR 구조의 p-well과 n-well에 floating p+, n+를 삽입하여 홀딩 전압을 증가 시켰다. 제안된 보호회로는 높은 홀딩전압 특성으로 높은 래치업 면역성을 갖는다. 본 연구에서 제안된 보호회로의 전기적 특성 및 ESD 감내특성을 확인하기 위해 Synopsys사의 TCAD Tool을 이용하여 시뮬레이션을 수행하였다. 시뮬레이션 결과 제안된 보호회로는 기존 SCR 기반 ESD 보호회로보다 약 4.98 V의 높은 홀딩전압과 추가적인 floating 영역의 사이즈 변화로 최대 13.26 V의 홀딩전압을 갖는 것을 확인하였다. 또한 기존 SCR 기반 보호회로와 동일한 수준의 감내특성을 갖는 것으로 확인되었다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.378-384
• /
• 2013

본 논문에서는 높은 홀딩 전압을 갖는 SCR 기반의 파워 클램프용 ESD 보호회로와 whole-chip ESD 보호를 위한 양 방향성 ESD 보호회로를 제안하였다. 측정 결과, 파워 클램프의 경우 N/P-웰과 P-drift 영역의 길이의 변화에 따른 홀딩 전압의 증가를 확인하였으며 I/O의 경우 5V의 트리거 전압과 3V의 홀딩 전압을 확인하였다. 일반적인 whole-chip ESD 보호회로와 달리, VDD-VSS 모드 뿐만 아니라 PD, ND, PS, NS의 ESD stress mode의 방전 경로를 제공하여 효과적인 보호를 제공하며 최대 HBM 8kV, MM 400V의 감내특성을 가진다. 따라서 제안된 whole-chip ESD 보호회로는 2.5V~3.3V의 공급전원을 가지는 application에 적용 가능하다.