• 한국결정성장학회지
• /
• 제7권4호
• /
• pp.665-672
• /
• 1997

Molybdenum silicides $MoSi_2$ 및 $Mo_5Si_3$를 제조하기 위하여 순금속 Mo과 Si의 혼합분말을 볼밀법으로 실온에서 기계적 합금화시켰다. $MO_{33}Si_{67}$조성의 혼합분말을 100시간 볼밀처리한 결과 금속간화합물 $MoSi_2$가 생성되었으며 $725^{\circ}C$까지 후열처리시킴으로써 단상의 $MoSi_2$로 상변태함을 알 수 있었다. 얻어진 분말의 결정립 크기는 19 nm로 시판 $MoSi_2$분말보다 약 1/4로 매우 미세하였다. 또한 $Mo_{62}Si_{38}$ 조성의 혼합분말도 300시간 볼밀처리를 함으로써 금속간화합물 $Mo_5Si_3$가 생성되었는데 $1000^{\circ}C$까지의 후열처리로 단상 $Mo_5/Si_3$의 미세 결정립 분말을 얻었다. 이와같이 볼밀처리에 의한 기계적 합금화시 $Mo_5Si_3$상이 형성되기 어려운 것은 금속간화합물 $Mo_5Si_3$이 가지고 있는 복잡한 결정구조와 매우 큰 단위격자에 기인하는 것으로 판단하였다. 볼밀법에 의해 제조한 초미세 결정립 분말재료는 기계적 성질을 향상시켜 초고온 구조재료에 응용이 기대된다.

• 한국산학기술학회논문지
• /
• 제8권2호
• /
• pp.195-200
• /
• 2007

최소선폭 $0.1{\mu}m$ 이하의 살리사이드 공정을 상정하여 $10nm-Ni_{0.5}Co_{0.5}/70\;nm-Poly-Si/200\;nm-SiO_2$ 구조로부터 쾌속 열처리를 이용해서 실리사이드 온도를 $600{\sim}1100^{\circ}C$까지 변화시키면서 복합실리사이드를 제조하고 이들의 면저항의 변화와 미세구조의 변화를 면저항 측정기와 TEM 수직단면, 오제이 두께 분석으로 확인하였다. 기존의 동일한 공정으로 제조된 니켈실리사이드에 비해 제안된 니켈 코발트 복합실리사이드는 $900^{\circ}C$까지 저저항을 유지시킬 수 있는 장점이 있었고 20nm 두께의 균일한 실리사이드 층을 폴리실리콘 상부에 형성시킬 수 있었다. 고온 처리시에는 복합실리사이드와 실리콘의 전기적으로 상분리되는 혼합현상으로 고저항 특성이 나타나는 문제를 확인하였다. 제안된 NiCo 합금 박막을 70nm 높이의 폴리실리콘 게이트를 가진 디바이스에 $900^{\circ}C$이하의 실리사이드화 온도에서 효과적으로 산리사이드 공정의 적용이 기대되었다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.27-36
• /
• 2006

약 10%이하의 Pt 또는 Ir 첨가시켜 니켈모노실리싸이드를 고온에서 안정화 시키는 것이 가능한지 확인하기 위해서 활성화영역을 가정한 단결정 실리콘 웨이퍼와 게이트를 상정한 폴리 실리콘 웨이퍼 전면에 Ni, Pt, Ir을 열증착기로 성막하여 10 nm-Ni/l nm-Pt/(poly)Si, 10 nm-Ni/l nm-Ir/(poly)Si 구조를 만들었다. 준비된 시편을 쾌속 열처리기를 이용하여 40초간 실리사이드화 열처리 온도를 $300^{\circ}C{\sim}1200^{\circ}C$ 범위에서 변화시켜 두께 50nm의 실리사이드를 완성하였다. 완성된 Pt와 Ir이 첨가된 니켈실리사이드의 온도별 전기저항변화, 두께변화, 표면조도변화, 상변화, 성분변화를 각각 사점전기저항측정기와 광발산주사전자현미경, 주사탐침현미경, XRD와 Auger depth profiling으로 각각 확인하였다. Pt를 첨가한 결과 기판 종류에 관계없이 기존의 니켈실리사이드 공정에 의한 NiSi와 비교하여 $700^{\circ}C$ 이상의 NiSi 안정화 구역을 넓히는 효과는 없었고 면저항이 커지는 문제가 있었다. Ir을 삽입한 경우는 단결정 실리콘 기판에서는 $500^{\circ}C$ 이상에서의 NiSi와 동일하게 $1200^{\circ}C$까지 안정한 저저항을 보여서 Ir이 효과적으로 Ni(Ir)Si 형태로 $NiSi_{2}$로의 상변태를 적극적으로 억제하는 특성을 보이고 있었고, 다결정 기판에서는 $850^{\circ}C$까지 효과적으로 NiSi의 고온 안정성을 향상시킬 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1993년도 추계 학술발표 강연 및 논문 개요집
• /
• pp.84-84
• /
• 1993

• Bulletin of the Korean Chemical Society
• /
• 제33권9호
• /
• pp.2830-2844
• /
• 2012

This review covers recent developments in our group regarding the synthesis, characterization and applications of single-crystalline one-dimensional nanostructures based on a wide range of material systems including noble metals, metal silicides and metal germanides. For the single-crystalline one-dimensional nanostructures growth, we have employed chemical vapor transport approach without using any catalysts, capping reagents, and templates because of its simplicity and wide applicability. Au, Pd, and Pt nanowires are epitaxially grown on various substrates, in which the nanowires grow from seed crystals by the correlations of the geometry and orientation of seed crystals with those of as-grown nanowires. We also present the synthesis of numerous metal silicide and germanide 1D nanostructures. By simply varying reaction conditions, furthermore, nanowires of metastable phase, such as $Fe_5Si_3$ and $Co_3Si$, and composition tuned cobalt silicides (CoSi, $Co_2Si$, $Co_3Si$) and iron germanides ($Fe_{1.3}Ge$ and $Fe_3Ge$) nanowires are synthesized. Such developments can be utilized as advanced platforms or building blocks for a wide range of applications such as plasmonics, sensings, nanoelectronics, and spintronics.

• 한국표면공학회지
• /
• 제38권1호
• /
• pp.44-48
• /
• 2005

We prepared nickel silicide layers from p-Si(l00)/SiO₂(2000 Å)/poly-Si(700 Å)/Ni(400 Å) structures, feasible for gates in MOSFETs, by annealing them from 500℃～900℃ for 30 minutes. We measured the color coordination in visible range, cross sectional micro-structure, and surface topology with annealing temperature by an UV-VIS-IR spectrometer, field effect scanning electron microscope(FE-SEM), and scanning probe micro-scope respectively. We conclude that we may identify the nickel silicide by color difference of 0.90 and predict the silicide process reliability by color coordination measurement. The nickel silicide layers showed similar thickness while the columnar grains size and surface roughness increased as annealing temperature increased.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.79-79
• /
• 2013

Quantum-structures with nanoparticles have been attractive for various electronic and photonic devices [1,2]. In recent, nonvolatile memories such as nano-floating gate memory (NFGM) and resistance random access memory (ReRAM) have been studied using silicides, metals, and metal oxides nanoparticles [3,4]. In this study, we fabricated nonvolatile memories with silicides (WSi2, Ti2Si, V2Si) and metal-oxide (Cu2O, Fe2O3, ZnO, SnO2, In2O3 and etc.) nanoparticles embedded in polyimide matrix, and photovoltaic device also with SiC nanoparticles. The capacitance-voltageand current-voltage data showed a threshold voltage shift as a function of write/erase voltage, which implies the carrier charging and discharging into the metal-oxide nanoparticles. We have investigated also the electrical properties of ReRAM consisted with the nanoparticles embedded in ZnO, SiO2, polyimide layer on the monolayered graphene. We will discuss what the current bistability of the nanoparticle ReRAM with monolayered graphene, which occurred as a result of fully functional operation of the nonvolatile memory device. A photovoltaic device structure with nanoparticles was fabricated and its optical properties were also studied by photoluminescence and UV-Vis absorption measurements. We will discuss a feasibility of nanoparticles to application of nonvolatile memories and photovoltaic devices.

• 한국표면공학회지
• /
• 제29권1호
• /
• pp.3-14
• /
• 1996

High temperature anneal of W-rich silicides, inferior to adherence compared with Si-rich silicides, resulted in the film peeling off from the Si-substrate when WSix thickness reached more than critical thickness. Investigation of the W-rich silicide films peeling off from the substrate revealed that the voids underneath the $WSi_2$ produced through silicide reaction were responsible for the poor adherence of W-rich silicide. In addition, internal stress in the film increased as the silicide thickness increased. In order to promote the adhesion of WSix to Si-substrate, thin Ti-layer was formed between WSi and Si-substrate(WSix/Ti/Si). No voids were observed in $WSi_2$/Ti/Si $N_2$-annealed at $1000^{\circ}C$, thereby leading to an increase of the critical thickness from ～1700$\AA$ to more than 2500$\AA$. However, higher resisiti-vity was obtained in WSix/Ti/Si than in WSix/Si. Finally, different silicide reaction mechanism for the structures(WSix/Si, WSix/Ti/Si) was proposed to explain the formation of voids as well as the role of thin Ti-layer.

• 한국진공학회지
• /
• 제16권3호
• /
• pp.197-204
• /
• 2007

p-형 실리콘 기판 위에 수 ${\AA}$ 두께의 어븀 금속을 증착하고, 후열처리 과정을 통하여 어븀-실리사이드/p-형 실리콘 접합을 형성하였다. 초고진공 자외선 광전자 분광 실험을 통하여 증착한 어븀의 두께에 따라 어븀-실리사이드의 일함수가 4.1 eV까지 급하게 감소하는 것을 관찰하였으며, X-ray 회절 실험에 의하여 형성된 어븀 실리사이드가 주로 $Er_5Si_3$상으로 구성되어 있음을 밝혔다. 또한, 어븀-실리사이드/p-형 실리콘 접합에 알루미늄 전극을 부착하여 쇼트키 다이오드를 제작하고, 전류전압 곡선을 측정하여 쇼트키 장벽의 높이를 산출하였다. 산출된 쇼트키 장벽의 높이는 $0.44{\sim}0.78eV$이었으며 어븀 두께 변화에 따른 상관 관계를 찾기 어려웠다. 그리고 이상적인 쇼트키 접합을 가정하고 이미 측정한 일함수로부터 산출한 쇼트키 장벽의 높이는 전류-전압 곡선으로부터 산출한 값에 크게 벗어났으며, 이는 어븀-실리사이드가 주로 $Er_5Si_3$ 상으로 구성되어 있고, $Er_5Si_3/p-$형 실리콘 계면에 존재하는 고밀도의 계면 상태에 기인한 것으로 사료된다.

• 한국산학기술학회논문지
• /
• 제9권1호
• /
• pp.16-22
• /
• 2008

10nm Ni/30 nm와 70nm poly Si/200nm $SiO_2/Si(100)$ 구조로부터 니켈실리사이드의 열적안정성을 연구하기 위해서 쾌속열처리기를 이용하여 실리사이드화 온도 $300{\sim}1100^{\circ}C$에서 40초간 열처리하여 실리사이드를 제조하였다. 준비된 실리사이드의 면저항값 변화, 미세구조, 상 분석, 표면조도 변화를 각각 사점면저항측정기, FE-SEM, TEM, HRXRD, SPM을 활용하여 확인하였다. 30 nm 다결정실리콘 기판 위에 형성된 실리사이드는 $900^{\circ}C$까지 열적안정성이 있었다. 반면에 70 nm 다결정실리콘 기판 위에 형성된 실리사이드는 기존연구결과와 동일한 $700^{\circ}C$ 이상에서 고저항상인 $NiSi_2$로 상변화 하였다. HRXRD로 확인한 결과, 30 nm 두께의 기판 위에 니켈실리사이드는 $900^{\circ}C$ 고온에서도 NiSi상이 유지되다가 $1000^{\circ}C$에서 $NiSi_2$로 상변화 하였다. FE-SEM 과 TEM 관찰결과, 30 nm 두께의 다결정실리콘 기판에서는 $700^{\circ}C$의 저온처리에는 잔류 다결정실리콘 없이 매우 균일하고 평탄한 40 nm의 NiSi가 형성되었고, $1000^{\circ}C$에는 선폭 $1.0{\mu}m$급의 미로형 응집상이 생성됨을 확인하였다. 70 nm 두께의 다결정실리콘 기판에서는 불균일한 실리 사이드 형성과 잔류 다결정실리콘이 존재하였다. SPM결과에서 전체 실험구간에서의 RMS 표면조도 값도 17nm 이하로 CMOS공정의 FUSI게이트 적용의 가능성을 보여주었다. 다결정실리콘 게이트의 높이를 감소시키면 니켈실리사이드는 상안정화가 용이하며 저저항구간을 넓힐 수 있는 장점이 있었다.