• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.265-270
• /
• 2017

4H-SiC has attracted attention for high-power and high-temperature metal-oxide-semiconductor field-effect transistors (MOSFETs) for industrial and automotive applications. The gate oxide in the 4H-SiC MOS system is important for switching operations. Above $1000^{\circ}C$, thermal oxidation initiates $SiO_2$ layer formation on SiC; this is one advantage of 4H-SiC compared with other wide band-gap materials. However, if post-deposition annealing is not applied, thermally grown $SiO_2$ on 4H-SiC is limited by high oxide charges due to carbon clusters at the $SiC/SiO_2$ interface and near-interface states in $SiO_2$; this can be resolved via low-temperature deposition. In this study, low-temperature $SiO_2$ deposition on a Si substrate was optimized for $SiO_2/4H-SiC$ MOS capacitor fabrication; oxide formation proceeded without the need for post-deposition annealing. The $SiO_2/4H-SiC$ MOS capacitor samples demonstrated stable capacitance-voltage (C-V) characteristics, low voltage hysteresis, and a high breakdown field. Optimization of the treatment process is expected to further decrease the effective oxide charge density.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.916-921
• /
• 2018

본 논문에서는 고전압, 고전류 동작을 위한 전력 MOSFET 소자에 대한 전기적 특성을 시뮬레이션을 통해 분석하였다. 소자의 정적 특성을 향상시키기 위해 기존의 Si대신 4H-SiC를 이용했다. 4H-SiC는 넓은 에너지 밴드 갭에 의한 높은 한계전계를 갖기 때문에 고전압, 고전류 동작에서 Si보다 유리한 특성을 갖는다. 4H-SiC를 사용한 기존 VDMOSFET 구조는 p-base 영역 모서리에 전계가 집중되는 현상으로 인해 항복 전압이 제한된다. 따라서 본 논문에서는 p-base 영역의 모서리에 곡률을 주어 전계의 집중을 완화시켜 항복 전압을 높이고, 정적 특성을 개선한 곡률 VDMOSFET 구조를 제안하였다. TCAD 시뮬레이션을 통해 기존 VDMOSFET과 곡률 VDMOSFET의 정적 특성을 비교, 분석 하였다. 곡률 VDMOSFET은 기존 구조에 비해 온저항의 증가 없이 68.6% 향상 된 항복 전압을 갖는다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.729-732
• /
• 2006

The effect of stress match between silicon nitride ($SiN_2$) and hydrogenated amorphous silicon (a-Si:H) layers on the electrical characteristics of thin-film transistors (TFTs) has been investigated. The result shows that modifying the deposition conditions of a Si:H and $SiN_2$ thin films can reduce the stress mismatch at a-Si:H/SiNx interface. Moreover, for best a-Si:H TFT characteristics, the internal stress of gate $SiN_2$ layer with slightly nitrogen-rich should be matched with that of a-Si:H channel layer. The ON current, field-effect mobility, and stability of TFTs can be enhanced by controlling the stress match between a-Si:H and gate insulator. The improvement of these characteristics appears to be due to both the decrease of the interface state density between the a-Si:H and SiNx layer, and the good dielectric quality of the bottom nitride layer.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 춘계학술대회 논문집 센서 박막재료 반도체재료 기술교육
• /
• pp.66-69
• /
• 2002

This paper presents deposition and characterizations of microcrystalline silicon$({\mu}c-Si:H)$ films prepared by hot wire chemical vapor deposition at substrate temperature below $300^{\circ}C$. The $SiH_{4}$ concentration$[F(SiH_{4})/F(SiH_{4})+F(H_{2})]$ is critical parameter for the formation of Si films with microcrystalline phase. At 6% of silane concentration, deposited intrinsic ${\mu}c-Si:H$ films shows sufficiently low dark conductivity and high photo sensitivity for solar cell applications. P-type ${\mu}c-Si:H$ films deposited by Hot-Wire CVD also shows good electrical properties by varying the rate of $B_{2}H_{6}$ to $SiH_{4}$ gas. The solar cells with structure of Al/nip ${\mu}c-Si:H$/TCO/glass was fabricated with single chamber Hot-Wire CVD. About 3% solar efficiency was obtained and applicability of HWCVD for thin film solar cells was proven in this research.

• 한국정보통신학회논문지
• /
• 제8권4호
• /
• pp.821-825
• /
• 2004

본 연구는 에치스토퍼를 기존의 방식과 다르게 적용하여 수소화 된 비정질 실리콘 박막 트랜지스터의 제조공정을 단순화하고, 박막 트랜지스터의 게이트와 소오스-드레인간의 기생용량을 줄인다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층 , 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si：H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si：H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조하면 기존의 박막 트랜지스터에 비하여 특성은 같고, 제조공정은 줄어들며, 또한 게이트와 소오스-드레인간의 기생용량이 줄어들어 동작속도를 개선시킬 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1997년도 추계학술대회 논문집
• /
• pp.529-532
• /
• 1997

We studied the crystallization of a-Si:H thin film. Multi-crystallized Si films are preferred in many applications such as FPD, solar cells, RAM, and integrated circuits. Because most of these applications require a low temperature process, we investigated a crystallization of a-Si:H using a Cd layer. A metal Cd shows an eutectic point at a temperature of 321$^{\circ}C$. This paper present Cd layer assisted crystallization of a-Si:H film for the various grain growth Parameters such as anneal temperature, Cd layer thickness, and anneal time

• 한국재료학회지
• /
• 제20권4호
• /
• pp.210-216
• /
• 2010

This paper investigates the dependence of a-Si:H/c-Si passivation and heterojunction solar cell performances on various cleaning processes of silicon wafers. It is observed that the passivation quality of a-Si:H thin-films on c-Si wafers depends highly on the initial H-termination properties of the wafer surface. The effective minority carrier lifetime (MCLT) of highly H-terminated wafer is beneficial for obtaining high quality passivation of a-Si:H/c-Si. The wafers passivated by p(n)-doped a-Si:H layers have low MCLT regardless of the initial H-termination quality. On the other hand, the MCLT of wafers incorporating intrinsic (i) a-Si:H as a passivation layer shows sensitive variation with initial cleaning and H-termination schemes. By applying the improved cleaning processes, we can obtain an MCLT of $100{\mu}sec$ after H-termination and above $600{\mu}sec$ after i a-Si:H thin film deposition. By adapting improved cleaning processes and by improving passivation and doped layers, we can fabricate a-Si:H/c-Si heterojunction solar cells with an active area conversion efficiency of 18.42%, which cells have an open circuit voltage of 0.670V, short circuit current of $37.31\;mA/cm^2$ and fill factor of 0.7374. These cells show more than 20% pseudo efficiency measured by Suns-$V_{oc}$ with an elimination of series resistance.

• 한국결정성장학회지
• /
• 제12권4호
• /
• pp.215-221
• /
• 2002

$SiH_2Cl_2/H_2$ 기체혼합물을 원료로 사용하여 (100) Si 기판 위에 고온벽 화학기상증착법(hot-wall CVD)으로 에피 실리콘을 증착시켰다. 공정변수(증착온도, 반응기 압력, 입력 기체의 조성비($H_2/SiH_2Cl_2$)등)가 실리콘 증착에 미치는 영향을 조사하기 위해 열화학적 전산모사를 수행하였으며, 전산모사를 통해 얻은 공정조건의 범위를 바탕으로 실험한 결과, 전산모사의 결과와 실험이 잘 일치함을 알 수 있었다. 실험을 통해 얻은 최적 증착 조건은 증착온도가 850~$950^{\circ}C$, 반응기 압력은 2~5 Torr, $H_2/SiH_2Cl_2$비는 30~70 정도임을 알 수 있었고, 증착된 에피 실피콘은 두께 및 비저항의 균일도가 우수하고 불순물 함량이 낮은 양질의 박막임을 확인할 수 있었다.

• 공업화학
• /
• 제27권4호
• /
• pp.444-448
• /
• 2016

이차전지 음극소재인 실리콘의 부피팽창을 개선하기 위하여 hollow silicon/carbon (H-Si/C) 복합체의 특성을 조사하였다. $St{\ddot{o}}ber$법을 통해 합성한 $SiO_2$에 $NaBH_4$를 첨가해 hollow 형태의 $SiO_2\;(H-SiO_2)$를 제조한 후, 마그네슘 열 환원 반응과 phenolic 수지(resin)를 첨가한 후 탄화과정을 거쳐서 H-Si/C 복합체를 합성하였다. 제조된 H-Si/C 합성물은 XRD, SEM, BET, EDX, TGA를 통해 특성을 분석하였다. 음극소재의 용량과 사이클 안정성을 향상시키기 위해서, $NaBH_4$ 첨가량에 따라 합성된 H-Si/C 복합체의 전기화학적 특성을 충방전, 사이클, 순환전압전류, 임피던스 테스트를 통해 조사하였다. H-Si/C 음극활물질과 $LiPF_6$ (EC : DMC : EMC = 1 : 1 : 1 vol%) 전해액을 사용하여 제조한 코인셀은 $SiO_2:NaBH_4=1:1$일 때 1459 mAh/g의 향상된 용량을 나타내었으며, 사이클 성능 또한 두 번째 사이클 이후 40번째 사이클까지 매우 우수한 안정성을 나타냄을 확인하였다.

• 한국세라믹학회지
• /
• 제51권3호
• /
• pp.197-200
• /
• 2014

We investigated the influence of blistering on $Al_2O_3$/SiON stacks and $Al_2O_3$/SiNx:H stacks passivation layers. $Al_2O_3$ film provides outstanding Si surface passivation quality. $Al_2O_3$ film as the rear passivation layer of a p-type Si solar cell is usually stacked with a capping layer, such as $SiO_2$, SiNx, and SiON films. These capping layers protect the thin $Al_2O_3$ layer from an Al electrode during the annealing process. We compared $Al_2O_3$/SiON stacks and $Al_2O_3$/SiNx:H stacks through surface morphology and minority carrier lifetime after annealing processes at $450^{\circ}C$ and $850^{\circ}C$. As a result, the $Al_2O_3$/SiON stacks were observed to produce less blister phenomenon than $Al_2O_3$/SiNx:H stacks. This can be explained by the differences in the H species content. In the process of depositing SiNx film, the rich H species in $NH_3$ source are diffused to the $Al_2O_3$ film. On the other hand, less hydrogen diffusion occurs in SiON film as it contains less H species than SiNx film. This blister phenomenon leads to an increase insurface defect density. Consequently, the $Al_2O_3$/SiON stacks had a higher minority carrier lifetime than the $Al_2O_3$/SiNx:H stacks.