• 한국정보통신학회논문지
• /
• 제24권11호
• /
• pp.1470-1476
• /
• 2020

모바일 장치와 IoT의 보안 프로토콜 구현에 적합한 경량 보안 SoC 설계에 대해 기술한다. Cortex-M0을 CPU로 사용하는 보안 SoC에는 타원곡선 암호 (elliptic curve cryptography) 코어, SHA3 해시 코어, ARIA-AES 블록 암호 코어 및 무작위 난수 생성기 (TRNG) 코어 등의 하드웨어 크립토 엔진들이 내장되어 있다. 핵심 연산장치인 ECC 코어는 SEC2에 정의된 20개의 소수체와 이진체 타원곡선을 지원하며, 부분곱 생성 및 가산 연산과 모듈러 축약 연산이 서브 파이프라인 방식으로 동작하는 워드 기반 몽고메리 곱셈기를 기반으로 설계되었다. 보안 SoC를 Cyclone-5 FPGA 디바이스에 구현하고 타원곡선 디지털 서명 프로토콜의 H/W-S/W 통합 검증을 하였다. 65-nm CMOS 셀 라이브러리로 합성된 보안 SoC는 193,312 등가 게이트와 84 kbyte의 메모리로 구현되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 춘계학술대회
• /
• pp.63-65
• /
• 2021

보안 SoC (system-on-chip)를 이용한 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; EC-DSA)의 H/W-S/W 통합 구현에 대해 기술한다. 보안 SoC는 Cortex-A53 APU를 CPU로 사용하며, 하드웨어 IP로 설계된 고성능 타원곡선 암호 (high-performance ellipitc curve cryptography; HP-ECC) 코어와 SHA3 (secure hash algorithm 3) 해시 함수 코어가 AXI4-Lite 버스 프로토콜로 연결된다. 고성능 ECC 코어는 12가지의 타원곡선을 지원하며, SHA3 코어는 4가지의 해시 함수를 지원한다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 EC-DSA에 의해 생성된 서명의 유효성을 검증하였다.

• ETRI Journal
• /
• 제25권6호
• /
• pp.510-516
• /
• 2003

In this paper, we describe the development of a platform-based SoC of a 32-bit smart card. The smart card uses a 32-bit microprocessor for high performance and two cryptographic processors for high security. It supports both contact and contactless interfaces, which comply with ISO/IEC 7816 and 14496 Type B. It has a Java Card OS to support multiple applications. We modeled smart card readers with a foreign language interface for efficient verification of the smart card SoC. The SoC was implemented using 0.25 ${\mu}m$ technology. To reduce the power consumption of the smart card SoC, we applied power optimization techniques, including clock gating. Experimental results show that the power consumption of the RSA and ECC cryptographic processors can be reduced by 32% and 62%, respectively, without increasing the area.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2019년도 춘계학술대회
• /
• pp.251-253
• /
• 2019

마이크로프로세서에 블록암호 크립토 코어를 인터페이스한 보안 SoC (System-on-Chip) 프로토타입 구현에 대해 기술한다. 마이크로프로세서로 Cortex-M0를 사용하였고, ARIA와 AES를 단일 하드웨어에 통합하여 구현한 크립토 코어가 IP로 사용되었다. 통합 ARIA-AES 크립토 코어는 ECB, CBC, CFB, CTR, OFB의 5가지 운영모드와 128-비트, 256-비트의 두 가지 마스터키 길이를 지원한다. 통합 ARIA-AES 크립토 코어를 Cortex-M0의 AHB-light 버스 프로토콜에 맞게 동작하도록 인터페이스 하였으며, 보안 SoC 프로토타입은 BFM 시뮬레이션 검증 후, FPGA 디바이스에 구현하여 하드웨어-소프트웨어 통합검증을 하였다.

• 시큐리티연구
• /
• 제4호
• /
• pp.319-341
• /
• 2001

Most of protecting security activity is carried out by manpower partly by security equipment. The protecting security market and the area of protecting security activity is increasing in spite of change of economic and social environment situation. For more effective protecting security activity, the coordination of electronic equipment and manpower is required. So some application method is suggested throughout the thesis, which is especially focused on new approaching method. The integration of intrusion detecting system, C.C.TV system and Access control system is introduced for general application in chapter III, and some application systems are proposed for protecting security activity in chapter IV. But the security equipment is only aid for manpower, so manpower and equipment should be coordinated well.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.388-394
• /
• 2019

블록암호 알고리듬 ARIA와 AES 그리고 해시 함수 Whirlpool을 단일 하드웨어로 통합 구현한 AAW(ARIA- AES-Whirlpool) 크립토 코어를 Cortex-M0 CPU에 슬레이브로 인터페이스한 보안 SoC(System-on-Chip) 설계에 대해 기술한다. AAW 크립토 코어는 ARIA, AES, Whirlpool의 알고리듬 특성을 이용한 하드웨어 공유를 통해 저면적으로 구현되었으며, 128-비트와 256-비트의 키 길이를 지원한다. 설계된 보안 SoC 프로토타입을 FPGA 디바이스에 구현하고, 하드웨어-소프트웨어 통합 검증을 하였다. AAW 크립토 코어는 5,911 슬라이스로 구현이 되었으며, AAW 크립토 코어가 포함된 AHB_Slave는 6,366 슬라이스로 구현되었다. AHB_Slave의 최대 동작 주파수는 36 MHz로 예측되었으며, ARIA-128, AES-128의 데이터 처리율은 각각 83 Mbps, 78 Mbps이고, Whirlpool 해시 함수의 512-비트 블록의 처리율은 156 Mbps로 평가되었다.

• 정보보호학회논문지
• /
• 제14권5호
• /
• pp.97-107
• /
• 2004

본 논문에서는 생체 정보를 이용한 사용자 인증분야에서 가장 널리 사용되는 지문의 특징점 추출기의 SoC(System-on-Chip) 구현을 보인다. 일반적인 지문 특징점 추출 방식은 이진화, 세선화 방법을 사용하는데, 저화질 지문 이미지의 경우 많은 오류가 발생하여 지문인식시스템 전체의 정확도를 떨어뜨리는 문제가 있다. 이러한 문제를 해결하기 위해 지문 이미지에서 융선을 직접 추적하여 특징점을 추출하는 알고리즘이 제안되었으나, 연산량이 많아 스마트카드와 같은 소규모 시스템에서 소프트웨어만으로 수행하기 어렵다는 문제점이 있다. 본 논문에서는 융선추적 알고리즘을 스마트카드용 SoC에서 구현하기 위한 방법을 제안한다. 하드웨어의 효율성을 높이기 위하여 융선추적 알고리즘을 변형하였으며, 알고리즘의 각 기능 블록은 수행할 연산량, 하드웨어 비용과 활용도, 그리고 시스템 효율성 등이 고려되어 하드웨어와 소프트웨어로 분리 구현되었다. 구현된 용선추적을 이용한 지문 추출기는 SoC용 IP로 개발이 되어, 여러가지 스마트카드용 SoC에서 사용될 수 있다.

• 인터넷정보학회논문지
• /
• 제22권6호
• /
• pp.91-97
• /
• 2021

미국은 CSfC(Commercial Solutions for Classified Program) 제도를 통해 진화하는 사이버공격에 대응하기 위해 국가기관이 민간 상용보안제품을 신속히 국가관에 도입할 수 있도록 공인된 안전성 평가 및 인증을 수행하고 있다. CSfC 프로세스에 등록된 상용보안제품은 신속한 승인 프로세스를 거쳐 국방기관에서 사용할 수 있으며 중복된 평가 없이 상용보안제품을 승인한다. 승인된 보안제품은 국방정보시스템 구현에 필요한 시간, 비용, 승인 프로세스로 인한 비용을 절감할 수 있다. 본 연구는 국방에 도입하기 위해 미국 NSA(National Security Agency)에서 제시한 네트워크 보안 아키텍처 MSC(Multi-Site Connectivity), MA(Mobile Access), Campus WLAN, DAR(Data at Rest) 4종에 대한 보안통제 항목을 분석하였다.

• 시큐리티연구
• /
• 제8호
• /
• pp.281-308
• /
• 2004

With regard to problems related to qualification of Private Security, this study is qualitatively to develop education & training program from the viewpoint of education for the purpose of checking professionalism of Security guard. Offering the solutions for improvement by analyzing problems of articles related to training for Private Security guard prescribed in existing 'Law of Guarding', I made studies of development of practical affairs-centered education & training program for Private Security guard on the basis of Private Security guard' duties. Education & training program for Private Security guard must be made up of practical affairs-centered one related to concrete duties. Also because it needs to be made on the basis of a model planned for the program with combined method, this study gave example of model and contests of education & training program based on duties of Facilities Security. Main duties of cPrivate Security guard can be divided into four duties; duties on their own posts, patrolling, control of going in and out, dealing with accidents and so on. Private Security guard are given main duties by each post, and after adjusting conditions according to personnel organization, they perform their own duties. As education & training program based on Private Security guard' duties, common education & training program for the new-appointed, practical affairs-centered education & training program, education & training program for superintendents, service education & training program and so on are provided.