• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 A
• /
• pp.450-452
• /
• 1993

In this study, a method is suggested to design the A/D conversion system which has high resolution to convert load cell signal. First, hardware was designed to reduce the offset voltage of integrator and comparator. And then, a calibration software technique was performed to obtain the stable data from A/D converter. The optimal parameters of each elements in the circuits was selected using the SPICE simulation. The main advantage of our method is high precision A/D converter can be constructed with low cost and high confidence. Therefore proposed method is expected to be used in the industrial field where a high precision measurement is required.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 B
• /
• pp.777-780
• /
• 1993

An insulated gate bipolar transistor(IGBT) is a MOS gate turn on/off bipolar transistor which combines the attributes of the MOSFET and bipolar transistor. Because of its limitation of power capability compared to thyristor or GTO, some parallel connection of IGBT has been studied to improve the limitation of current capabillity. In this paper, the switching effects from the unbalance of internal parameters of IGBT and the turn-off snubber characteristics are investigated using SPICE program.

• 한국식품저장유통학회지
• /
• 제16권3호
• /
• pp.371-375
• /
• 2009

ESR spectroscopy에 의한 방사선 조사 건조향신료의 조사여부의 정확한 판별에 필요한 기초자료를 얻고자 방사선 조사 유래의 cellulose radical에 대한 parameter를 분석하였다. 건조향신료 분말 4종(고추, 마늘, 양파, 후추)에 대하여 0, 1, 5, 10 kGy의 $^{60}Co$ 감마선을 조사한 후 ESR signal을 분석하였다. 방사선 조사된 4종의 건조향신료는 모두 방사선 조사 유래의 triplet signal인 cellulose radical을 나타내면서 center signal($g_2=2.00673$)은 좌우 3.0455 mT 간격의 특이적인 signal을 보였다. 조사시료에서 나타난 hyperfine triplet signal(cellulose radical)의 g-value, center field 및 저-고자장 signal의 간격은 조사선량이 변화하여도 일정하였으므로 이들 parameter들은 cellulose radical의 고유 특성임을 확인 하였다. 이로써 감마선 조사시료와 비조사 시료 간의 구별이 분명하였다. ESR signal intensity는 조사선량이 증가함에 따라 유의적으로 증가하였다($R^2=0.8452{\sim}0.9854$). 이상의 결과에서 cellulose radical의 parameter 분석은 건조향신료의 ESR 분석에서 조사여부의 판별에 대한 신뢰성을 뒷받침 해 주었다.

• 한국전자통신학회논문지
• /
• 제9권11호
• /
• pp.1227-1232
• /
• 2014

본 논문은 기존의 poly length만의 축소와 달리 입, 출력 소자를 포함한 core 디바이스의 $0.13{\mu}m$ 디자인을 10% 축소하는 것으로 여러 채널 길이에 따른 body effect와 doping profile simulation을 해석하였다. 축소 전의 DC 파라미터 매칭을 위하여 게이트 산화막의 decoupled plasma nitridation 처리와 LDD(Lightly Doped Drain) 이온주입 전 TEOS(Tetraethylortho silicate) 산화막 $100{\AA}$ 그리고 LDD 이온주입을 22o tilt-angle(45o twist-angle)로 최적화하였고 그 결과 축소 전의 5%의 범위에서 매칭됨을 확인하였다.

• Smart Structures and Systems
• /
• 제14권2호
• /
• pp.247-266
• /
• 2014

Conventional cantilevered piezoelectric energy harvesters (PEHs) are usually fabricated with continuous electrode configuration (CEC), which suffers from the electrical cancellation at higher vibration modes. Though previous research pointed out that the segmented electrode configuration (SEC) can address this issue, a comprehensive evaluation of the PEH with SEC has yet been reported. With the consideration of delivering power to a common load, the AC outputs from all segmented electrode pairs should be rectified to DC outputs separately. In such case, theoretical formulation for power estimation becomes challenging. This paper proposes a method based on equivalent circuit model (ECM) and circuit simulation to evaluate the performance of the PEH with SEC. First, the parameters of the multi-mode ECM are identified from theoretical analysis. The ECM is then established in SPICE software and validated by the theoretical model and finite element method (FEM) with resistive loads. Subsequently, the optimal performances with SEC and CEC are compared considering the practical DC interface circuit. A comprehensive evaluation of the advantageous performance with SEC is provided for the first time. The results demonstrate the feasibility of using SEC as a simple and effective means to improve the performance of a cantilevered PEH at a higher mode.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.13-26
• /
• 1999

본 논문은 다양한 회로 연결선 모형 중에서 연결선 변수 및 동작 환경에 다라 최적 모형을 쉽게 선택할 수 있는 기준을 제시하고자 한다. 이를 위하여 먼저 연결선의 총 저항, 인덕턴스, 커패시턴스 값 및 신호의 동작주파수를 기반으로 정량적 모형화 오차 분석에 근거하여 인덕턴스의 영향을 고려하여 모형화해야 하는 RLC-class 모형 영역과 그럴 필요가 없는 RC-class모형 영역으로 분할하는 방법을 제시한다. 칩 내부 연결선의 대부분을 차지하는 RC-class 회로 모형은 모형 차수 축소 기법을 통하여 효율적으로 해석될 수 있다. RLC-class 회로 모형은 주어진 허용 모형화 오차 및 전기 변수에 따라 ILC(Iterative Ladder Circuit) 거시 모형, MC(Method of Characteristics)거시 모형 및 상태 기반 컨벌루션(comvolution) 방법 중에서 최적인 모형을 선정하게 된다. 본 논문은 SPICE류의 범용 회로 시뮬레이션 앨고리즘을 가정할 때, 세부 모형들의 시뮬레이션 비용을 감안하고서 최적 모형을 찾는 영역 구성도를 제시한다. 본 논문에서 제시하는 거시모형화 방법은 회로의 수동성을 유지하며, 따라서 무조건적 안정도를 보장할 수 있다.

• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.114-121
• /
• 2001

능동제어형 전계방출 디스플레이의 전자공급원으로서 능동제어형 전계 에미터 어레이의 회로모델이 제안되었다. 능동제어형 전계 에미터 어레이는 전계방출을 안정화시키고 저전력구동을 위한 수소화 된 비정질 실리콘 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이로 구성되었고 같은 유리기판 위에 제작되었다. 비정질 박막 트랜지스터와 Spindt형 Mo 전계 에미터 어레이의 전기적 특성으로부터 추출된 기본 모델 변수는 제안된 능동제어형 전계 에미터 어레이 회로모델에 입력되었고 SPICE 회로 시뮬레이터를 사용하여 특성을 분석하였다. 제작된 소자의 측정값과 DC 시뮬레이션 결과를 비교한 결과 두 값이 상당히 일치함으로써 등가회로 모델의 정확성을 확인하였다. 또한 제작된 소자의 transient 시뮬레이션 결과 전계 에미터 어레이의 게이트 커패시턴스와 TFT의 구동능력이 반응시간에 가장 크게 영향을 끼치고 있음을 확인하였다. 제작된 능동제어형 전계방출 에미터 어레이는 pulse width modulation으로 구동하는 경우 15㎲의 반응시간을 얻었고 이 값으로는 4bit/color의 계조(gray scale)표현이 가능하였다.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.47-56
• /
• 1999

반도체 칩의 집적도가 급격히 향상됨에 따라 칩의 I/O 수가 증ㅇ가하여 패키지의 크기가 커질 뿐 아니라 칩 자체의 가격보다 패키지의 가격이 높아지고 있는 실정이다. 따라서 집적도의 증가에 의한 I/O 수으이 증가를 억제할 수있는 방법이 요구되고 있다. 본 논문에서는 CTR(Constant-Transition-Rate) 코드 심벌 펄스의 상승 예지와 하강 예지의 위치에 따라 각각 2비트 씩의 디지털 데이터를 엔코딩함으로써 I/O 핀 수를 50% 감소 시킬 수 있는 I/O 인터페이스 회로를 제안한다. 제안한 CTR 코드의 한 심벌은 4비트 데이터를 포함하고 있어 기존의 인터페이스 회로와 비교하여 심벌 속도가 절반으로 감소되고, 엔코딩 신호의 단위 시간당 천이 수가 일정하며, 천이 위치가 넓게 분산되어 동시 스위칭 잡음(Simultaneous Switehing Noise, SSN)이 작아진다. 채널 엔코더는 논리 회로만으로 구현하고, 채널 디코더는 오버샘플링(oversampling) 기법을 이용하여 신호를 복원하는 입출력 회로를 설계하였다. 설계한 회로는 0.6${\mu}m$ CMOS SPICE 파라미터를 이용하여 시뮬레이션함으로써 동작을 검증하였으며, 동작 속도는 200 Mbps/pin 이상이 됨을 확인 하였다. 제안한 방식을 Altera사의 FPGA를 이용하여 구성하였으며, 구성한 회로는 핀 당 22.5 Mbps로 데이터를 전송함을 실험적으로 검증하였다.

• 전자공학회논문지SC
• /
• 제37권2호
• /
• pp.43-49
• /
• 2000

본 논문에서는 저전압 저전력 시스템에 응용 가능한 CMOS 4상한 아날로그 멀티플라이어를 제안하였다. 제안된 멀티플라이어는 저전압에서 동작이 용이하며 아날로그 회로를 설계하는데 자주 이용되는 LV(Low-Voltage) 상보형 트랜지스터 방식의 특성을 이용하였다. LV 상보형 구조는 등가 문턱전압을 감소시킴으로서 회로의 동작전압을 감소시킬 수 있는 특징이 있다. 설계된 회로의 특성은 2V 공급전압하에서 0.6㎛ CMOS 공정파라미터를 갖는 HSPICE 시뮬레이션을 통하여 측정되었다. 이때 ±0.5V까지의 입력선형 범위내에서 선형성에 대한 오차는 1%미만이었다. 또한 -3㏈ 점에서의 대역폭은 290㎒, 그리고 전력소모는 373㎼값을 나타내었다.

• 한국식품저장유통학회지
• /
• 제23권7호
• /
• pp.960-966
• /
• 2016

건고추에 존재하는 미생물은 세균 3종(S. aureus, B. amyloliquefaciens, L. crispatus), 곰팡이 2종(I. lacteus, T. crustaceus)이 동정되었고, 그 중 인체 유해성이 있는 S. aureus를 대상으로 대기압 유전체장벽방전 플라즈마를 이용한 미생물 사멸효과와 건고추의 품질변화에 미치는 영향을 조사하였다. S. aureus의 사멸율은 플라즈마 처리를 위한 전력과 노출시간의 증가에 따라 증가하였고, 노출거리 증가에 따라 사멸율이 감소하였다. 한편, 다양한 전력, 노출시간, 노출거리 범위에서 건고추에 플라즈마를 처리한 결과, 건고추의 ASTA value 및 경도는 영향을 받지 않았고, 관능 특성(향, 맛, 색, 전체적 기호도)에서도 유의적 차이가 관찰되지 않았다. 최종적으로, $25^{\circ}C$에서 12주 동안 플라즈마 처리된 건고추의 저장성을 평가한 결과, 건고추의 ASTA value, capsaicin 농도, 경도가 일정하게 유지됨으로 인해 대기압 유전체장벽방전 플라즈마기술이 농 식품산업에 적용될 수 있는 유용한 살균기술임을 확인하였다.