• 한국진공학회지
• /
• 제6권4호
• /
• pp.364-371
• /
• 1997

MERIE 플라즈마 장비를 사용하여 실리콘의 트렌치 식각을 HBr, He-$O_2,SiF_4,CF_4$ 등의 가스를 주입하여 수행하였으며 식각 속도, 식각 프로파일 변화, 잔류물 생성 및 표면 상태 등을 관찰하였다. HBr만을 이용한 플라즈마 식각시에는 트렌치 하부 영역에 상당한 횡방향 식각이 일어나 항아리 모양의 식각 프로파일이 관찰되었으며, HBr에 He-$O_2$가스와 $SiF_4$나 $CF_4$등의 주입량을 변화시켜 벽면 기울기와 횡방향 식각의 정도를 제어할 수 있었다. 표면 잔류물 특성 및 표면 거칠기(roughness)등은 HBr/He-$O_2$/$SiF_4$가스를 동시에 주입하여 식각하였을 때 가장 양호한 식각 특성을 나타내었으며, 첨가 가스로 $SiF_4$를 이용함으로써 기존의 C-F계 플라즈마를 이용한 트렌치 식각 특성들보다 우수한 공정 결과를 얻었다. 또 한 $SiF_4$를 이용함으로써 $CF_4$ 첨가시보다 C의 잔류물을 크게 줄이고 표면 손상을 개선할 수 잇음을 X-선 광전자 분석과 주사전자현미경(scanning electron microscopy) 및 AFM(atomic force microscopy)의 결과로써 확인하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.69-69
• /
• 2003

최근 trench capacitor, isolation trench, micro-electromechanical system(MEMS), micro-opto-electromechanical system(MOEMS)등의 다양한 기술에 적용될 고종횡비(HAR) 실리콘 식각기술연구가 진행되어 지고 있다. 이는 기존의 습식식각시 발생하는 결정방향에 따른 식각률의 차이에 관한 문제와 standard reactive ion etching(RIE) 에서의 낮은 종횡비와 식각률에 기인한 문제점들을 개선하기 위해 고밀도 플라즈마를 이용한 건식식각 장비를 사용하여 고종횡비(depth/width), 높은 식각률을 가지는 이방성 트랜치 구조를 얻는 것이다. 초기에는 주로 HBr chemistry를 이용한 연구가 진행되었는데 이는 식각률이 낮고 많은양의 식각부산물이 챔버와 시편에 재증착되는 문제가 발생하였다. 또한 SF6 chemistry의 사용을 통해 식각률의 향상은 가져왔지만 화학적 식각에 기인한 local bowing과 같은 이방성 식각의 문제점들로 인해 최근까지 CHF3, C2F6, C4F8, CF4등의 첨가가스를 이용하여 측벽에 Polymer layer의 식각보호막을 형성시켜 이방성 구조를 얻는 multi_step 공정이 일반화 되었다. 이에 본 연구에서는 SF6 chemistry와 소량의 02/HBr의 첨가가스를 이용한 single_step 공정을 통해 공정의 간소화 및 식각 프로파일을 개선하여 최적의 HAR 실리콘 식각공정 조건을 확보하고자 하였다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2002년도 춘계 기술심포지움 논문집
• /
• pp.169-172
• /
• 2002

This study demonstrated the feasibility of using tape-casting followed by sintering as a low-cost alternative for coating glass-ceramic or glass film on a metal substrate. The process has been successfully used to fabricate a glass-on-stainless steel and a glass-ceramic-on-molybdenum electrostatic chuck(ESC) with the insulating layer thickness about $150{\mu}{\textrm}{m}$. Electrical resistivity data of the coaling were obtained between room temperature and 55$0^{\circ}C$; although the resistivity values dropped rapidly with increasing temperature in both coatings, the glass-ceramic still retained a high value of $10^{10}$ ohm-cm at $500^{\circ}C$. Clamping pressure measurements were done using a mechanical apparatus equipped with a load-cell at temperatures up to $350^{\circ}C$ and applied voltages up to 600V; the clamping behavior of all ESCs generally followed the voltage-squared curve as predicted by theory. Based on these results, we believe that we have a viable technology for manufacturing ESCs for use in reactive-ion etch systems.

• 한국통신학회논문지
• /
• 제15권3호
• /
• pp.252-259
• /
• 1990

本 論文은 기존 LOCOS工程의 張點을 모두 겸비한 側面璧 SWAMI 技術에 대한 새로운 構造를 提示한다. 새로운 SWAMI공정은 순수 窒化膜 壓力과 體積 膨腸에 기인한 壓力을 크게 줄이기 위해서 側面璧 주위에 얇은 질화막과 反應性이온 飾刻으로 기울어진 실리콘 측면벽을 結合시켰따. 製作된 結果에 의하면, 缺陷이 없는 완전히 새부리 모양이 形成되지 않는 局地的 酸化 공정은 기울어진 面의 異方性 산화 隔離에 의해 實現시킬 수 있었다. 추가적인 마스크 段階는 要求되지 않는다. 이 工程에서 PN 다이오드의 漏泄電流는 기존 LOCOS 공정 보다 減少되었다. 한편 가장자리 部位는 漏泄電流 密度에서 평편한 接合 부위 보다 높게 分析되었다.

• 전기학회논문지
• /
• 제60권2호
• /
• pp.362-369
• /
• 2011

In this paper, optimal deep reactive ion etching (DRIE) process conditions for fused quartz were experimentally determined by Taguchi method, and fused quartz-based micro cantilevers were fabricated. In addition, comparative study on Q-factors of fused quartz and silicon micro cantilevers was performed. Using a silicon layer as an etch mask for fused quartz DRIE process, different 9 flow rate conditions of $C_4F_8$, $O_2$ and He gases were tested and the optimum combination of these factors was estimated. Micro cantilevers based on fused quartz were fabricated from this optimal DRIE condition. Through conventional silicon DRIE process, single-crystalline silicon micro cantilevers whose dimensions were similar to those of quartz cantilevers were also fabricated. Mechanical Q-factors were calculated to compare intrinsic damping properties of those two materials. Resonant frequencies and Q-factors were measured for the cantilevers having fixed widths and thicknesses and different lengths. The Q-factors were in a range of 64,000 - 108,000 for fused quartz cantilevers and 31,000 - 35,000 for silicon cantilevers. The experimental results supported that fused quartz had a good intrinsic damping property compared to that of single crystalline silicon.

• 한국진공학회지
• /
• 제15권4호
• /
• pp.387-394
• /
• 2006

본 연구에서는 반응성 이온빔을 low-angle forward reflection으로 생성시킨 중성빔을 이용하여 Aspect Ratio Dependent Etching (ARDE) 현상이 제거되는 효과에 대하여 연구하였다. SF6 가스를 사용하여 Inductively Coupled Plasma system과 이온빔으로 각각 poly-Si 을 식각한 결과 ARDE 현상을 관찰할 수 있었으며, Si 기판위에 증착된 Poly-Si을 식각하는 것보다 $SiO_2$ 기판 위에 증착된 Poly-Si을 식각하는 것이 ARDE 현상이 더 많이 나타난다는 것을 관찰할 수 있었다. 반면에 같은 공정 조건에서 중성빔으로 poly-Si을 식각한 결과 이러한 ARDE 현상이 효과적으로 제거되었음을 관찰할 수 있었다. 중성빔을 이용하여 ARDE 현상이 제거되는 원리는 2 차원의 XOOPIC code 와 TRIM code를 사용하여 여러가지 나노스케일의 형상을 컴퓨터 시뮬레이션하여 증명하였다.

• 한국결정성장학회지
• /
• 제27권2호
• /
• pp.75-79
• /
• 2017

고밀도 플라즈마 식각 및 lift-off 두 가지 공정으로 honeycomb 형상의 Ag-grid 투명전극층을 제작하였고 제조 공법에 따른 광학적 및 전기적 특성을 비교하였다. 플라즈마 식각 조건 선정을 위하여 Ag 박막의 $10CF_4/5Ar$ 유도결합 플라즈마 식각특성을 조사하였다. 비교적 낮은 ICP source power 또는 rf chuck power 영역에서는 power 증가에 따라 Ag 식각속도가 증가하였고, 높은 power 조건에서는 $Ar^+$ 이온 에너지 감소 또는 $Ar^+$ 이온에 의한 F radical 제거로 인해 식각속도가 감소하였다. $10CF_4/5Ar$ 플라즈마 식각 공정에 의해 제작된 Ag-grid 전극층은 lift-off 공정으로 제작된 전극층에 비해 grid 패턴 형상의 왜곡이나 단절이 없는 더 우수한 grid 패턴 전사 효율과 가시광선 영역에서 더 높은 83.3 %(pixel 크기 $30{\mu}m$/선폭 $5{\mu}m$)와 71 %(pixel 크기 $26{\mu}m$/선폭 $8{\mu}m$)의 광투과율을 각각 나타내었다. 반면에 lift-off 공정으로 제작된 Ag-grid 전극층은 플라즈마 식각 공정 시편보다 더 우수한 $2.163{\Omega}/{\square}$(pixel 크기 $26{\mu}m$/선폭 $8{\mu}m$)과 $4.932{\Omega}/{\square}$(pixel 크기 $30{\mu}m$/선폭 $5{\mu}m$)의 면저항 특성을 나타내었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.393-393
• /
• 2012

Optically active nanostructures such as subwavelength moth-eye antireflective structures or surface enhanced Raman spectroscopy (SERS) active structures have been demonstrated to provide the effective suppression of unwanted reflections as in subwavelength structure (SWS) or effective enhancement of selective signals as in SERS. While various nanopatterning techniques such as photolithography, electron-beam lithography, wafer level nanoimprinting lithography, and interference lithography can be employed to fabricate these nanostructures, roll-to-roll (R2R) nanoimprinting is gaining interests due to its low cost, continuous, and scalable process. R2R nanoimprinting requires a master to produce a stamp that can be wrapped around a quartz roller for repeated nanoimprinting process. Among many possibilities, two different types of mask can be employed to fabricate optically active nanostructures. One is self-assembled Au nanoparticles on Si substrate by depositing Au film with sputtering followed by annealing process. The other is monolayer silica particles dissolved in ethanol spread on the wafer by spin-coating method. The process is optimized by considering the density of Au and silica nano particles, depth and shape of the patterns. The depth of the pattern can be controlled with dry etch process using reactive ion etching (RIE) with the mixture of SF6 and CHF3. The resultant nanostructures are characterized for their reflectance using UV-Vis-NIR spectrophotometer (Agilent technology, Cary 5000) and for surface morphology using scanning electron microscope (SEM, JEOL JSM-7100F). Once optimized, these optically active nanostructures can be used to replicate with roll-to-roll process or soft lithography for various applications including displays, solar cells, and biosensors.

• 한국재료학회지
• /
• 제10권5호
• /
• pp.360-363
• /
• 2000

다양한 Zr/Ti 비율을 갖고 있는 강유전체 PZT박막을 졸-겔 법으로 증착하였고 상부 백금전극의 제조방법과 열처리온도의 변화에 따라 강유전체 특성을 측정하여 이력곡선의 변형 원인을 조사하였다. Pt/PZT/Pt 캐패시터는 상부 백금전극을 반응성 이온 식각(RIE) 하는 과정에서 생성된 dc plasma 전압에 의하여 양의 방향으로 분극되었고 도메인 계면에 포획된 전하에 의해 내부전장이 발생되었다. PZT 박막은 sputtering으로 상부전극을 증착하는 과정에서 이력곡선의 중간에 잘룩하게 되는 시효현상이 관찰되었다. 상부전극을 제작한 후 열처리는 포획된 전하흫 제거시켜 양호한 이력곡선 특성을 되찾게 하였다. Zr/Ti 비율이 감소함에 따라 내부전장이 증가하였으며 내부전장이 없어지는 열처리온도가 증가하였다.

• Journal of Welding and Joining
• /
• 제24권2호
• /
• pp.64-70
• /
• 2006

The 3-dimensional (3D) chip stacking technology is a leading technology to realize a high density and high performance system in package (SiP). There are several kinds of methods for chip stacking, but the stacking and interconnection through Cu filled through-hole via is considered to be one of the most advanced stacking technologies. Therefore, we studied the optimum process of through-hole via formation and Cu filling process for Si wafer stacking. Through-hole via was formed with DRIE (Deep Reactive ion Etching) and Cu filling was realized with the electroplating method. The optimized conditions for the via formation were RE coil power of 200 W, etch/passivation cycle time of 6.5 : 6 s and SF6 : C4F8 gas flow rate of 260 : 100 sccm. The reverse pulsed current of 1.5 A/dm2 was the most favorable condition for the Cu electroplating in the via. The Cu filled Si wafer was chemically and mechanically polished (CMP) for the following flip chip bumping technology.