• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.253-256
• /
• 2002

A programmable CMOS negative resistor has been designed and fabricated in a 0.5um double poly double metal technology. The proposed CMOS negative resistor consists of a positive feedback OTA and a bump circuit with Gaussian-like I-V curve. Measurements of the fabricated chip confirm that the proposed CMOS resistor shows various negative resistance according to control voltage.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.345-350
• /
• 2019

본 연구는 부하의 크기에 따라 출력전압이 변환 가능한 모듈형 컨버터 설계에 관한 것이다. 컨버터는 부하의 크기에 따라 효율이 결정되며 낮은 부하에 대해서는 일반적으로 효율이 낮다. 따라서 대용량의 컨버터를 제작하는 것보다는 소용량의 모듈형 컨버터를 제작하여 부하의 크기에 따라 컨버터 모듈의 병렬결선을 통해 시스템의 용량을 결정하는 것이 효율적인 측면에서 유리할 것이다. 이를 위해 본 연구에서는 부하에 따라 모듈의 수를 조절 가능하도록 설계된 모듈형 DC/DC 컨버터를 소개할 것이다. 모듈의 병렬결선을 위해 출력단에는 프로그램 가능한 저항을 배치하고 이 가변저항을 조절하여 전압의 크기를 조절 가능하게 하였다. 이와 같은 방식으로 제어되는 시스템은 경부하의 경우에 약 32% 가량의 효율 개선을 나타내는 것으로 확인되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.198-206
• /
• 2011

This paper presents a new programmable compensation circuit (PCC) for a System-on-Chip (SoC). The PCC is integrated with $0.18-{\mu}m$ BiCMOS SiGe technology. It consists of RF Design-for-Testability (DFT) circuit, Resistor Array Bank (RAB) and digital signal processor (DSP). To verify performance of the PCC we built a 5-GHz low noise amplifier (LNA) with an on-chip RAB using the same technology. Proposed circuit helps it to provide DC output voltages, hence, making the RF system chain automatic. It automatically adjusts performance of an LNA with the processor in the SoC when it goes out of the normal range of operation. The PCC also compensates abnormal operation due to the unusual PVT (Process, Voltage and Thermal) variations in RF circuits.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 B
• /
• pp.423-425
• /
• 1998

In this paper, a novel Programmable Signal Conditioner(PSC) for Thermo Couple(T/C) without variable-resistance is proposed. It is fabricated by using a fully digitalized error-correction and calibration algorithm. In signal processing of T/C, since the output voltage of T/C is nonlinear and its level is very low, the circuitry become very complicated to reduce the converting error and identify the true thermal voltage signal. The newly proposed PSC has compensation and calibration algorithm not using variable resistor. Moreover structure can be very simple and it has highly precise output characteristics.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1571-1574
• /
• 2002

This paper describes a circuit and its operations of a programmable digital on-chip terminator designed with CMOS circuits which are used in high speed I/O interface. The on-chip terminator matches external reference resistor with the accuracy of ${\pm}$ 4.1％ over process, voltage and temperature variation. The digital impedance codes are generated in programmable impedance controller (PIC), and the codes are sent to terminator transistor arrays at input pads serially to reduce the number of signal lines. The transistor array is thermometer-coded to reduce impedance glitches during code update and it is segmented to two different blocks of thermometer-coded transistor arrays to reduce the number of transistors. The terminator impedance is periodically updated during hold time to minimize inter-symbol interferences.

• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.43-55
• /
• 2003

디지털 신호에 의해 이득이 조절되는 CMOS VGA의 구조로는 축퇴된 차동쌍 구조가 많이 사용되고 있다. 이 구조에서 가변 축퇴 저항을 구현하기 위해 기존해 사용되던 방법으로는 MOSFET 스위치와 함께 저항열 구조를 사용하는 방법과 R-2R 사다리 구조를 사용하는 방법이 있다. 그러나 이 방법들을 이용하는 경우에는 축퇴 저항에서의 dc 전압 강하에 의해 저전압 동작이 어려우며, 높은 이득 설정시 대역폭이 크게 제한되기 때문에 고속의 VGA 구현이 어렵다. 따라서, 본 논문에서는 이러한 문제점들을 해결하기 위해 축퇴 저항에서의 dc 전압 강하를 제거한 새로운 가변 축퇴 저항을 제안하였다. 제안된 이득조절 방법을 사용하면, 저전압에서 고속의 VGA 구현이 용이해 진다. 기존의 이득조절 방법들의 문제점과 제안된 이득조절 방법의 원리 및 장점 그리고 기존의 방법들과 성능 비교에 대해 자세히 언급하였다. 또한, 제안된 축퇴 저항을 사용하여 VGA 셀을 설계한 결과 -12dB에서 +12dB까지 6dB 단계의 이득 조절 범위에서 3dB 대역폭은 650㎒ 보다 크고, 이득오차는 0.3dB 보다 작으며, 2.5V 전원에서 3.1㎃의 전류소모 특성을 보였다.

• 한국전자통신학회논문지
• /
• 제10권6호
• /
• pp.699-706
• /
• 2015

기존의 아답타는 단일 출력을 기본으로 하지만 최근의 산업현장에서는 다출력 아답타에 대한 수요가 증가하고 있다. 이에 따라 다출력 아답타에 대한 수요를 충족시키기 위해 프로그램 가능한 고효율의 다출력 아답타를 개발하였다. 개발한 아답타의 기본구조는 플라이백 형태이다. 본 연구에서 제안되는 아답타에서 레퍼런스 전압을 생성하는 방식은 일반적인 플라이백 컨버터에서와 같이 TL431을 사용하였다. 그러나 프로그램 가능한 다수의 출력값을 가변하기 위해 제안되는 아답타는 디지털 가변저항인 AD5246BKSZ10-RL7과 마이크로컨트롤러를 사용하였다. 디지털 가변저항은 마이크로컨트롤러의 명령에 따라 TL431의 레퍼런스 전압을 변경시켜 아답타의 출력을 가변시킨다. 개발된 아답타는 사용자에 의해 20V까지 가변가능하며 전력변환 효율은 85% 이다.

• 한국통신학회논문지
• /
• 제11권3호
• /
• pp.172-178
• /
• 1986

스위치드 커패시터 필터(Switched-capacitor filter)의 유리한 점은 IC화 할 때 능동 RC회로의 RC적(RC Product)에 해다아는 것이 커패시턴스의 비로 되어 정확하게 그 값을 유지하는 것이 쉽고 클럭주파수에 의하여 중심주파수를 선형적으로 변화시킬 수 있다는 것이다. 본 논문에서는 프로그램 가능한 2차 SC필터를 구성한 후 디지털 신호에 의하여 중심주파수, 선택도 및 최대이득이 제어가능함을 실험을 통하여 입증하였다. 실험결과 필터의 ${omega}_0$는 모든 수동소자에 대해 저감도를 유지할 수 있었으나 스위치의 기생용량이 커패시터의 비에 미치는 영향은 피할 수 없었다. SC 필터는 클럭주파수, 저항 어레이등에 의하여 전달특성을 가변시킬 수 있으므로 디지탈 신호의 처리나 음성의 분석 및 합성에도 이용될 수 있을 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.349-351
• /
• 2013

본 논문에서는 강판 결함 검출 시스템의 아날로그 신호처리를 하기 위해 저전력 이득 조절 증폭기(PGA)를 설계하였다. 설계된 PGA는 홀 센서에서 나오는 신호를 검출 하려는 결함의 종류에 따라 그 이득을 6dB에서 60dB까지 7가지 단계로 조절 가능하다. PGA이득은 선형성 및 칩 크기를 고려하여 스위치의 온-저항과 수동소자 크기에 의해서 조절 되도록 설계하였다. 이득오차는 0.2dB 보다 작으며 소비전력은 0.47mW이다. 전원전압 1.8V에 $0.18{\mu}m$ CMOS 공정을 이용하여 PGA를 설계하였다.

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.673-684
• /
• 2003

디지털 신호에 의해 이득이 조절되는 CMOS VGA의 구조로는 degenerated 차동쌍 구조가 많이 사용되고 있다. 이 구조에서 가변 degeneration 저항을 구현하기 위해 기존해 사용되던 방법으로는 MOSFET 스위치와 함께 저항열 구조를 사용하는 방법과 R-2R ladder 구조를 사용하는 방법이 있다. 그러나 이 방법들을 이용하는 경우에는 degeneration 저항에서의 dc 전압 강하에 의해 저전압 동작이 어려우며, 높은 이득 설정시 대역폭이 크게 제한되기 때문에 고속의 VGA 구현이 어렵다. 따라서, 본 논문에서는 이러한 문제점들을 해결하기 위해 degeneration 저항에서의 dc 전압 강하를 제거한 새로운 가변 degeneration 저항을 제안하였다. 제안된 이득조절 방법을 사용하여, 저전압에서 동작하는 고속의 CMOS VGA를 설계하였다. 0.2㎛ CMOS 공정변수를 사용하여 HSPICE 모의실험을 한 결과, 설계된 VGA는 360MHz의 대역폭과 80dB의 이득조절 범위를 갖는다. 이득오차는 200MHz에서 0.4dB보다 작으며 300MHz에서는 1.4dB보다 작다. 설계된 회로는 2.5V의 전원전압에서 10.8mA의 전류를 소모하며, 칩 면적은 1190㎛×360㎛이다.