• 제목/요약/키워드: Processor Core

검색결과 397건 처리시간 0.027초

MPEG-4재생기에서의 효율적인 장면 구성기 (An Effective Scene Compositor in MPEG-4 Player)

  • 이현주;김상욱
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제31권12호
    • /
    • pp.1611-1620
    • /
    • 2004
  • MPEG-4는 객체의 삽입/삭제/교체 또는 객체의 속성 변경을 통하여 동적인 장면 구성을 지원한다. 기존의 MPEG-4 재생기들은 MPEG-4 표준에 따라 멀티미디어 데이타를 전송하고 재생하는데 치중하여 MPEG-4의 특징인 다양한 객체의 지원이나 동적인 장면 구성의 지원이 미흡했다 본 논문에서는 MPEG-4 재생기의 핵심 구성요소인 효율적인 장면 구성기를 제안한다. 장면 구성기는 장면 그래프를 효율적으로 탐색하고, 자료구조를 생성하여 객체 정보를 그 특성에 맞게 관리하며, 상호작용 처리 능력을 향상시킨 최적의 처리기이다. 장면 구성기는 장면 기술 정보를 충분히 지원하며, 구성요소 확장과 모바일 환경에 적용하기 위해 재생기에서 독립적으로 관리된다.

스마트카드 보안용 타원곡선 암호를 위한 GF($2^{163}$) 스칼라 곱셈기 (A GF($2^{163}$) Scalar Multiplier for Elliptic Curve Cryptography for Smartcard Security)

  • 정상혁;신경욱
    • 한국정보통신학회논문지
    • /
    • 제13권10호
    • /
    • pp.2154-2162
    • /
    • 2009
  • 스마트카드 보안용 타원곡선 암호를 위한 스칼라 곱셈기를 설계하였다. 스마트카드 표준에 기술된 163-비트의 키 길이를 지원하며, 유한체 (finite field) 상에서 스칼라 곱셈의 연산량을 줄이기 위해 complementary receding 방식을 적용한 Non-Adjacent Format (NAF) 변환 알고리듬을 적용하여 설계되었다. 설계된 스칼라 곱셈기 코어는 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성하여 32,768 게이트로 구현되었으며, 150-MHz@3.3-V로 동작한다. 설계된 스칼라 승산기는 스마트카드용 타원곡선 암호 알고리듬의 전용 하드웨어 구현을 위한 IP로 사용될 수 있다.

HPC 환경의 대용량 유전체 분석을 위한 염기서열정렬 성능평가 (Evaluation of Alignment Methods for Genomic Analysis in HPC Environment)

  • 임명은;정호열;김민호;최재훈;박수준;최완;이규철
    • 정보처리학회논문지:소프트웨어 및 데이터공학
    • /
    • 제2권2호
    • /
    • pp.107-112
    • /
    • 2013
  • 인간 유전체 지도 완성 후 NGS 기술의 발달로 대용량 유전체 데이터 분석에 대한 요구가 증대하였다. NGS 데이터는 대용량의 단편서열로 구성되므로 효과적인 분석을 위해 고성능 컴퓨팅 기술의 지원이 요구된다. 본 연구에서는 HPC 환경에서 NGS 데이터로부터 SNP를 탐색하는 유전체 분석 파이프라인을 구축하였다. 각 분석 단계의 CPU 이용률 분석을 통해 분석 단계 중 서열 정렬 단계가 연산 작업의 비율이 가장 높은 것을 확인하고, 공개된 병렬화 서열 정렬 도구들의 성능을 분석하여 유전체 분석를 위한 매니코어 프로세서의 활용 가능성을 확인하였다.

PC-KIMMO-based Description of Mongolian Morphology

  • Jaimai, Purev;Zundui, Tsolmon;Chagnaa, Altangerel;Ock, Cheol-Young
    • Journal of Information Processing Systems
    • /
    • 제1권1호
    • /
    • pp.41-48
    • /
    • 2005
  • This paper presents the development of a morphological processor for the Mongolian language, based on the two-level morphological model which was introduced by Koskenniemi. The aim of the study is to provide Mongolian syntactic parsers with more effective information on word structure of Mongolian words. First hand written rules that are the core of this model are compiled into finite-state transducers by a rule tool. Output of the compiler was edited to clarity by hand whenever necessary. The rules file and lexicon presented in the paper describe the morphology of Mongolian nouns, adjectives and verbs. Although the rules illustrated are not sufficient for accounting all the processes of Mongolian lexical phonology, other necessary rules can be easily added when new words are supplemented to the lexicon file. The theoretical consideration of the paper is concluded in representation of the morphological phenomena of Mongolian by the general, language-independent framework of the two-level morphological model.

Multi-communication layered HPL model and its application to GPU clusters

  • Kim, Young Woo;Oh, Myeong-Hoon;Park, Chan Yeol
    • ETRI Journal
    • /
    • 제43권3호
    • /
    • pp.524-537
    • /
    • 2021
  • High-performance Linpack (HPL) is among the most popular benchmarks for evaluating the capabilities of computing systems and has been used as a standard to compare the performance of computing systems since the early 1980s. In the initial system-design stage, it is critical to estimate the capabilities of a system quickly and accurately. However, the original HPL mathematical model based on a single core and single communication layer yields varying accuracy for modern processors and accelerators comprising large numbers of cores. To reduce the performance-estimation gap between the HPL model and an actual system, we propose a mathematical model for multi-communication layered HPL. The effectiveness of the proposed model is evaluated by applying it to a GPU cluster and well-known systems. The results reveal performance differences of 1.1% on a single GPU. The GPU cluster and well-known large system show 5.5% and 4.1% differences on average, respectively. Compared to the original HPL model, the proposed multi-communication layered HPL model provides performance estimates within a few seconds and a smaller error range from the processor/accelerator level to the large system level.

Optimization of Pipelined Discrete Wavelet Packet Transform Based on an Efficient Transpose Form and an Advanced Functional Sharing Technique

  • Nguyen, Hung-Ngoc;Kim, Cheol-Hong;Kim, Jong-Myon
    • Journal of Information Processing Systems
    • /
    • 제15권2호
    • /
    • pp.374-385
    • /
    • 2019
  • This paper presents an optimal implementation of a Daubechies-based pipelined discrete wavelet packet transform (DWPT) processor using finite impulse response (FIR) filter banks. The feed-forward pipelined (FFP) architecture is exploited for implementation of the DWPT on the field-programmable gate array (FPGA). The proposed DWPT is based on an efficient transpose form structure, thereby reducing its computational complexity by half of the system. Moreover, the efficiency of the design is further improved by using a canonical-signed digit-based binary expression (CSDBE) and advanced functional sharing (AFS) methods. In this work, the AFS technique is proposed to optimize the convolution of FIR filter banks for DWPT decomposition, which reduces the hardware resource utilization by not requiring any embedded digital signal processing (DSP) blocks. The proposed AFS and CSDBE-based DWPT system is embedded on the Virtex-7 FPGA board for testing. The proposed design is implemented as an intellectual property (IP) logic core that can easily be integrated into DSP systems for sub-band analysis. The achieved results conclude that the proposed method is very efficient in improving hardware resource utilization while maintaining accuracy of the result of DWPT.

TMS320C6670 기반 LTE-A PDSCH 디코더 구현 (Implementation of LTE-A PDSCH Decoder using TMS320C6670)

  • 이광민;안흥섭;최승원
    • 디지털산업정보학회논문지
    • /
    • 제14권4호
    • /
    • pp.79-85
    • /
    • 2018
  • This paper presents an implementation method of Long Term Evolution-Advanced (LTE-A) Physical Downlink Shared Channel (PDSCH) decoder using a general-purpose multicore Digital Signal Processor (DSP), TMS320C6670. Although the DSP provides some useful coprocessors such as turbo decoder, fast Fourier transformer, Viterbi Coprocessor, Bit Rate Coprocessor etc., it is specific to the base station platform implementation not the mobile terminal platform implementation. This paper shows an implementation method of the LTE-A PDSCH decoder using programmable DSP cores as well as the coprocessors of Fast Fourier Transformer and turbo decoder. First, it uses the coprocessor supported by the TMS320C6670, which can be used for PDSCH implementation. Second, we propose a core programming method using DSP optimization method for block diagram of PDSCH that can not use coprocessor. Through the implementation, we have verified a real-time decoding feasibility for the LTE-A downlink physical channel using test vectors which have been generated from LTE-A Reference Measurement Channel (RMC) Waveform R.6.

타원곡선 암호를 위한 GF(2163) 스칼라 곱셈기 (A GF(2163) scalar multiplier for elliptic curve cryptography)

  • 정상혁;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 춘계학술대회
    • /
    • pp.686-689
    • /
    • 2009
  • 본 논문에서는 타원곡선 암호를 위한 스칼라 곱셈기의 설계에 대해 기술한다. 설계된 스칼라 곱셈기는 스마트카드 표준에 기술된 163-비트의 키 길이를 가진다. 유한체 $GF(2^{163})$ 상에서 스칼라 곱셈의 연산량을 줄이기 위해 complementary recoding 방식을 적용한 Non-Adjacent-Format(NAF) 변환 알고리듬을 적용하여 설계하였다. 설계된 스칼라 곱셈기 코어는 $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성하여 32,768 게이트로 구현되었으며, 150-MHz@3.3-V로 동작한다. 설계된 스칼라 승산기는 스마트카드용 타원곡선 암호 하드웨어 구현을 위한 IP로 사용될 수 있다.

  • PDF

A new approach for modeling pulse height spectra of gamma-ray detectors from passing radioactive cloud in a case of NPP accident

  • R.I. Bakin;A.A. Kiselev;E.A. Ilichev;A.M. Shvedov
    • Nuclear Engineering and Technology
    • /
    • 제54권12호
    • /
    • pp.4715-4721
    • /
    • 2022
  • A comprehensive approach for modeling the pulse height spectra of gamma-ray detectors from passing radioactive cloud in a case of accident at NPP has been developed. It involves modeling the transport of radionuclides in the atmosphere using Lagrangian stochastic model, WRF meteorological processor with an ARW core and GFS data to obtain spatial distribution of radionuclides in the air at a given moment of time. Applying representation of the cloud as superposition of elementary sources of gamma radiation the pulse height spectra are calculated based on data on flux density from point isotropic sources and detector response function. The proposed approach allows us to obtain time-dependent spectra for any complex radionuclide composition of the release. The results of modeling the pulse height spectra of the scintillator detector NaI(Tl) Ø63×63 mm for a hypothetical severe accident at a NPP are presented.

지정맥 인식을 위한 가상 코어점 검출 및 ROI 추출 (Virtual core point detection and ROI extraction for finger vein recognition)

  • 이주원;이병로
    • 한국정보전자통신기술학회논문지
    • /
    • 제10권3호
    • /
    • pp.249-255
    • /
    • 2017
  • 지정맥 인식 기술은 손가락에 적외선 광을 조광하여 손가락에 있는 정맥 영상을 획득한 다음, 특징 추출, 매칭 등의 과정을 거쳐 개인을 인증하는 방법이다. 지정맥 인식을 위해 손가락 외각을 검출함에 있어 2차원 마스크(mask)를 기반한 2차원 컨볼루션(2-Dimension convolution) 처리방법은 저가(low cost)의 마이크로프로세서 또는 마이크컨트롤러에 적용할 때 많은 연산시간이 소요된다. 이러한 문제점을 개선하고 인식을 향상시키기 위해 본 연구에서는 2차원 마스크와 2차원 컨볼루션을 사용하지 않고 픽셀들 간의 차의 절대 값과 역치(threshold)를 기반을 둔 이동평균필터링, 가상의 코어점 기반한 ROI 추출법 등을 제안하였고, 제안된 방법의 성능을 평가하기 위해 600개 지정맥 영상을 사용하여 에지 추출속도와 ROI 영역 추출의 정확도 등을 기존의 방법들과 비교 평가 하였다. 그 결과, 제안된 방법의 처리속도가 기존의 방법보다 최소 2배 이상의 빠른 처리속도를 보였으며, ROI 추출의 정확도는 기존의 방법보다 6% 이상의 성능 향상을 보였다, 이러한 결과로부터 제안된 기법을 저가의 마이크로프로세서에 적용한다면, 빠른 처리속도로 높은 인식률을 제공할 것으로 판단된다.