• Journal of Electrical Engineering and Technology
• /
• 제9권5호
• /
• pp.1654-1659
• /
• 2014

Tunneling field-effect transistors (TFETs) are very applicable to low standby-power application by their virtues of low off-current ($I_{off}$) and small subthreshold swing (S). However, low on-current ($I_{on}$) of silicon-based TFETs has been pointed out as a drawback. To improve $I_{on}$ of TFET, a gate-all-around (GAA) TFET based on III-V compound semiconductor with InAs/InGaAs/InP multiple-heterojunction structure is proposed and investigated. Its performances have been evaluated with the gallium (Ga) composition (x) for $In_{1-x}Ga_xAs$ in the channel region. According to the simulation results for $I_{on}$, $I_{off}$, S, and on/off current ratio ($I_{on}/I_{off}$), the device adopting $In_{0.53}Ga_{0.47}As$ channel showed the optimum direct-current (DC) performance, as a result of controlling the Ga fraction. By introducing an n-type InGaAs thin layer near the source end, improved DC characteristics and radio-frequency (RF) performances were obtained due to boosted band-to-band (BTB) tunneling efficiency.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.832-838
• /
• 2019

본 논문에서는 차세대 전력 반도체 소자인 4H-SiC MOSFET에 대해 연구하였다. 특히 3300V급에서 기존의 DMOSFET 구조보다 개선된 전기적 특성을 갖는 Semi-SuperJunction MOSFET 구조를 제안하였으며, TCAD 시뮬레이션을 통해 기존의 MOSFET과 전기적 특성을 비교 분석하였다. Semi-SJ MOSFET 구조는 부분적으로 SJ를 도입한 구조로, 2차원의 공핍 효과를 통해 전계 분포가 개선되며, 항복 전압이 증가한다. 항복 전압의 개선을 통해 얻은 이득으로, 높은 농도의 도핑이 가능하기 때문에 온 저항을 개선시킬 수 있다. 제안한 Semi-SJ MOSFET 구조는 DMOSFET보다 항복 전압이 8% 감소하지만, 온 저항이 80% 감소한다. 또한 DMOSFET 구조를 개선한 Current Spreading Layer(CSL)구조에 비해서도 온 저항이 44% 감소한다.

• 한국정보통신학회논문지
• /
• 제21권3호
• /
• pp.578-584
• /
• 2017

PET (Polyethylene terephthalate) 플라스틱 기판 위에 IZTO (In-Zn-Sn-O) 박막을 증착하기 전에, $SiO_2$ 버퍼층을 전자빔 증착 방법으로 100 nm 의 두께로 증착하였다. IZTO 박막은 RF 마그네트론 스퍼터링법으로 RF 파워는 30~60 W 로, 공정 압력은 1~7 mTorr 로 변화시켜가며 $SiO_2$/PET 에 증착하여 IZTO 박막의 구조적, 전기적, 광학적 특성을 분석하였다. RF 파워 50 W 와 공정 압력 3 mTorr 에서 증착한 IZTO 박막이 $4.53{\times}10^{-3}{\Omega}$ 의 제일 큰 재료평가지수와 이때 $4.42{\times}10^{-4}{\Omega}-cm$ 의 비저항과 $27.63{\Omega}/sq.$ 의 면저항으로 가장 우수한 전기적 특성을 보였고, 가시광 영역 (400~800 nm) 에서의 평균 투과도도 81.24 % 로 가장 큰 값을 나타내었다. AFM 으로 IZTO 박막의 표면 형상을 관찰한 결과, 모든 IZTO 박막이 핀홀이나 크랙 같은 결함이 없는 표면을 가지며, RF 파워 50 W 와 공정 압력 3 mTorr에서 증착한 박막이 1.147 nm 의 가장 작은 표면 거칠기를 나타내었다. 이로부터 $SiO_2$/PET 구조위에 증착한 IZTO 박막이 차세대 플렉시블 디스플레이 소자에 응용될 수 있는 매우 유망한 재료임을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.239-240
• /
• 2012

With advancements in semiconductor device technologies, manufacturing processes are getting more complex and it became more difficult to maintain tighter process control. As the number of processing step increased for fabricating complex chip structure, potential fault inducing factors are prevail and their allowable margins are continuously reduced. Therefore, one of the key to success in semiconductor manufacturing is highly accurate and fast fault detection and classification at each stage to reduce any undesired variation and identify the cause of the fault. Sensors in the equipment are used to monitor the state of the process. The idea is that whenever there is a fault in the process, it appears as some variation in the output from any of the sensors monitoring the process. These sensors may refer to information about pressure, RF power or gas flow and etc. in the equipment. By relating the data from these sensors to the process condition, any abnormality in the process can be identified, but it still holds some degree of certainty. Our hypothesis in this research is to capture the features of equipment condition data from healthy process library. We can use the health data as a reference for upcoming processes and this is made possible by mathematically modeling of the acquired data. In this work we demonstrate the use of recurrent neural network (RNN) has been used. RNN is a dynamic neural network that makes the output as a function of previous inputs. In our case we have etch equipment tool set data, consisting of 22 parameters and 9 runs. This data was first synchronized using the Dynamic Time Warping (DTW) algorithm. The synchronized data from the sensors in the form of time series is then provided to RNN which trains and restructures itself according to the input and then predicts a value, one step ahead in time, which depends on the past values of data. Eight runs of process data were used to train the network, while in order to check the performance of the network, one run was used as a test input. Next, a mean squared error based probability generating function was used to assign probability of fault in each parameter by comparing the predicted and actual values of the data. In the future we will make use of the Bayesian Networks to classify the detected faults. Bayesian Networks use directed acyclic graphs that relate different parameters through their conditional dependencies in order to find inference among them. The relationships between parameters from the data will be used to generate the structure of Bayesian Network and then posterior probability of different faults will be calculated using inference algorithms.

• 한국결정성장학회지
• /
• 제31권4호
• /
• pp.149-153
• /
• 2021

ε-Ga₂O₃ 박막은 금속 유기 화학 기상 증착법(MOCVD)에 의해 4H-SiC 기판에 성장되었으며, 결정성은 성장 조건에 따라 평가되었다. ε-Ga₂O₃의 최적 조건은 665℃의 성장 온도와 200 sccm의 산소 유량에서 성장한 것으로 나타났다. hexagonal 핵이 합쳐지면서 2차원으로 성장되었고, hexagonal 핵의 배열 방향은 기판의 결정 방향과 밀접한 관련이 있었다. 그러나 ε-Ga₂O₃의 결정 구조는 hexagonal이 아닌 orthorhombic 구조를 가짐을 확인하였다. 결정상 전이는 열처리에 의해 수행되었다. 그리고 상 전이된 β-Ga₂O₃ 박막과 비교하기 위해 4H-SiC에서 β-Ga₂O₃ 박막을 바로 성장하였다. 상 전이된 β-Ga₂O₃ 박막은 바로 성장한 것보다 더 나은 결정성을 보여주었다.

• 한국광학회지
• /
• 제15권5호
• /
• pp.469-474
• /
• 2004

본 논문에서는 저 전류 및 고 효율로 동작하는 planar buried heterostructure(PBH) 구조로 sampled grating(SG) distributed bragg reflector(DBR) laser diode(LD)를 처음으로 설계하고 제작하였다. 특히 활성층과 도파로층의 높은 결합 효율을 얻기 위해 건식 식각과 습식 식각을 같이 사용하여 결함이 거의 없는 butt-coupling(BT) 계면을 형성하였다. 제작된 파장 가변레이저의 평균 발진 임계전류는 약 12 mA로 ridged waveguide(RWG)와 buried ridge stripe(BRS) 구조로 제작된 결과 보다 두 배 정도 낮게 나타났으며, 광 출력은 200 mA에서 약 20 mW 정도로 RWG 와 BRS 보다 각각 9 mW, 13 mW 더 우수하게 나타났다. 그리고 파장 가변 영역을 측정한 결과 44 nm로 설계결과와 일치하였으며, 최대 파장 가변 영역 안에서 출력 변화 폭이 5 dB 이내로서 RWG 구조의 9 dB보다 출력변화 폭이 4 dB 적게 나타났다. 전체 파장 가변 영역에서 SMSR이 35 dB 이상으로 나타났다.

• 한국전기전자재료학회논문지
• /
• 제37권3호
• /
• pp.332-336
• /
• 2024

High-energy bandgap material silicon carbide (SiC) is gaining attention as a next-generation power semiconductor material, and in particular, SiC-based MOSFETs are developed as representative power semiconductors to increase the breakdown voltage (BV) of conventional planar structures. However, as the size of SJ (Super Junction) MOSFET devices decreases and the depth of pillars increases, it becomes challenging to uniformly form the doping concentration of pillars. Therefore, a structure with different doping concentrations segmented within the pillar is being researched. Using Silvaco TCAD simulation, a SJ VVD (vertical variation doping profile) MOSFET with three different doping concentrations in the pillar was studied. Simulations were conducted for the width of the pillar and the doping concentration of N-epi, revealing that as the width of the pillar increases, the depletion region widens, leading to an increase in on-specific resistance (R_on,sp) and breakdown voltage (BV). Additionally, as the doping concentration of N-epi increases, the number of carriers increases, and the depletion region narrows, resulting in a decrease in R_on,sp and BV. The optimized SJ VVD MOSFET exhibits a very high figure of merit (BFOM) of 13,400 KW/cm², indicating excellent performance characteristics and suggesting its potential as a next-generation highperformance power device suitable for practical applications.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.180-184
• /
• 2018

산화갈륨 ($Ga_2O_3$)과 탄화규소 (SiC)는 넓은 밴드 갭 ($Ga_2O_3-4.8{\sim}4.9eV$, SiC-3.3 eV)과 높은 임계전압을 갖는 물질로서 높은 항복 전압을 허용한다. 수직 DMOSFET 수평구조에 비해 높은 항복전압 특성을 갖기 때문에 고전압 전력소자에 많이 적용되는 구조이다. 본 연구에서는 2차원 소자 시뮬레이션 (2D-Simulation)을 사용하여 $Ga_2O_3$와 4H-SiC 수직 DMOSFET의 구조를 설계하였으며, 항복전압과 저항이 갖는 trade-off에 관한 파라미터를 분석하여 최적화 설계하였다. 그 결과, 제안된 4H-SiC와 $Ga_2O_3$ 수직 DMOSFET구조는 각각 ~1380 V 및 ~1420 V의 항복 전압을 가지며, 낮은 게이트 전압에서의 $Ga_2O_3-DMOSFET$이 보다 낮은 온-저항을 갖고 있지만, 게이트 전압이 높으면 4H-SiC-DMOSFET가 보다 낮은 온-저항을 갖을 수 있음을 확인하였다. 따라서 적절한 구조와 gate 전압 rating에 따라 소자 구조 및 gate dielectric등에 대한 심화 연구가 요구될 것으로 판단된다.

• Current Photovoltaic Research
• /
• 제4권3호
• /
• pp.108-113
• /
• 2016

III-V compound semiconductor based thin film solar cells promise relatively higher power conversion efficiencies and better device reliability. In general, the thin film III-V solar cells are fabricated by an epitaxial lift-off process, which requires an $Al_xGa_{1-x}As$ ($x{\geq}0.8$) sacrificial layer and an inverted solar cell structure. However, the device performance of the inversely grown solar cell could be degraded due to the different internal diffusion conditions. In this study, InGaP/GaAs double-junction solar cells are inversely grown by MOCVD on GaAs (100) substrates. The thickness of the GaAs base layer is reduced to minimize the thermal budget during the growth. A wide band gap p-AlGaAs/n-InGaP tunnel junction structure is employed to connect the two subcells with minimal electrical loss. The solar cell structures are transferred on to thin metal films formed by Au electroplating. An AlAs layer with a thickness of 20 nm is used as a sacrificial layer, which is removed by a HF:Acetone (1:1) solution during the epitaxial lift-off process. As a result, the flexible InGaP/GaAs solar cell was fabricated successfully with an efficiency of 27.79% under AM1.5G illumination. The efficiency was kept at almost the same value after bending tests of 1,000 cycles with a radius of curvature of 10 mm.

• 대한전자공학회논문지SD
• /
• 제37권10호
• /
• pp.33-41
• /
• 2000

본 연구에서는 전압감도, 잡음등가전력, 비검출능 등이 초전특성들을 각 파라미터의 상호작용을 고려하여 3차원으로 모델링하였다. 그 결과, 전압응답특성은 저주파수 영역의 경우, 단면적에 대한 의존성 없이 두께가 작을수록 큰 전압응답을 보이고, 고주파수 영역의 경우는 20$G{\Omega}$의 부하저항에서 단면적이 작을수록 우수한 전압응답을 보이지만 두께에는 전혀 의존하지 않음을 알 수 있었다. 비검출능은 저주파수 영역에서 20$G{\Omega}$의 부하저항, $4{\times}10^{-10}m^2$ 이상의 단면적, 그리고 $1{\times}10^{-5}m$ 이하의 두께에서 아주 우수한 특성을 나타내었고, 고주파수 영역에서는 $1{\times}10^{-5}m$ 이하의 두께와 $2{\times}10^{-10}m^2$ 이상의 단면적에서 저항에 관계없이 높은 비검출능을 나타내었다. 또, 초전형 적외선 센서의 증폭 및 주파수 대역을 설정하기 위한 주변회로를 설계하였다. 본 연구에서는 1개의 단일 op-amp를 JFET의 드레인 부분의 단자에 연결한 quasi-boot-strap 회로를 사용하여, 2개의 op-amp를 이용한 상용화된 주변회로에 비해 약 56%의 잡음저하와 원하는 주파수 대역 및 증폭도를 얻을 수 있었다.