• Current Optics and Photonics
• /
• 제3권2호
• /
• pp.105-110
• /
• 2019

The visible-light communication (VLC) system is a promising candidate to fulfill the present and future demands for a high-speed, cost-effective, and larger-bandwidth communication system. VLC modulates the visible-light signals from solid-state LEDs to transmit data between transmitter and receiver, but the broadcasting and the line-of-sight propagation nature of visible-light signals make VLC a communication system with a limited operating range. We present a novel architecture to increase the operating range of VLC. In our proposed architecture, we guide the visible-light signals through the fiber and amplify the dissipated signals using visible-light fiber amplifiers (VLFAs), which are the most important and the novel devices needed for the proposed architecture of the VLC. Therefore, we design, analyze, and apply a VLFA to VLC, to overcome the inherent drawbacks of VLC. Numerical results show that under given constant conditions, the VLFA can amplify the signal up to 35.0 dB. We have analyzed the effects of fiber length, active ion concentration, pump power, and input signal power on the gain and the noise figure (NF).

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.459-460
• /
• 2020

The design of a low distortion class E amplifier with a frequency of 6.78MHz for a wireless power transfer is presented. The amplifier with a differential out is designed to reduce the harmonics of the output current. The harmonic characteristics of various types of the class E amplifiers are compared through the simulation study.

• 한국전기전자재료학회논문지
• /
• 제17권2호
• /
• pp.162-170
• /
• 2004

A 900MHz CMOS RF power amplifier with digitally controllable output power has been proposed and designed with 0.6${\mu}{\textrm}{m}$ standard CMOS technology. The designed power amplifier was composed of digitally controllable switch mode pre-amplifiers with an integrated 4nH spiral inductor load and class-C output stage. Especially, to compensate the 1ow Q of integrated spiral inductor, cascode amplifier with a Q-enhancement circuit is used. It has been shown that the proposed power control technique allows the output power to change from almost 3dBm to 13.5dBm. And it has a maximum PAE(Power Added Efficiency) of almost 55％ at 900MHz operating frequency and 3V power supply voltage.

• 한국통신학회논문지
• /
• 제32권11C호
• /
• pp.1079-1086
• /
• 2007

본 논문에서는 고출력 증폭기 (High Power Amplifier; HPA)의 비선형 특성에 관계없이 시스템의 비트오율 (Bit Error Rate; BER) 성능을 유지하면서 동시에 효율적으로 PAPR (Peak-to-Average Power Ratio)을 감소시킬 수 있는 CCP (Companding Combined with Predistorter) 기법을 제안한다. 제안된 CCP 기법은 기존에 본 저자들이 제안한 Companding 기법이 가지고 있는 Compression 특성과 HPA의 비선형 왜곡 특성에 의해 발생되는 전송 신호의 왜곡으로 인해 나타나는 시스템의 BER 성능 열화를 보완하기 위해 Predistorter를 기존의 Companding 기법에 결합하였다. 따라서, 제안된 CCP 기법은 HPA의 비선형 특성에 관계없이 효율적으로 PAPR을 감소시킬 수 있으며 동시에 시스템의 BER 성능도 유지시킬 수 있는 PAPR 감소 방식이라고 할 수 있다. 모의실험 결과, 제안된 CCP 기법은 TD (Total Degradation) 측면에서 Predistorter를 고려한 Clipping 기법과 Wang이 제안한 Companding 기법에 비해 모든 변조방식에서 가장 낮은 TD 성능을 나타내고 있음을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제47권4호
• /
• pp.31-37
• /
• 2010

본 논문에서는 셀룰러와 ISM 대역에서 동작하는 이중 대역 고효율 F급 전력증폭기를 제안하였으며, 이를 위해 우선적으로 E-pHEMT FET를 사용하여 두 (840MHz, 2.4GHz) 대역에서 동작하는 각각의 단일 F급 PA를 설계하여 효율을 확인였다. 그 결과, 840MHz에서 동작하는 PA의 경우 출력 전력 24.4dBm에서 81.2%의 효율을 얻었고, 2.4GHz에서 동작하는 PA는 출력 전력 22.4dBm에서 93.5%의 효율을 얻었다. 이후 두 대역에서의 성능을 이중 대역 F급 전력증폭기에서 구현하기 위하여 이상적인 SPDT 스위치의 개념을 적용한 이중 대역 고조파 제어 회로를 설계하였다. 실제 SPDT 스위치를 적용하기 이전 단계로써 전송선로의 길이를 조절하여 이중 대역에서 동작하는 F급 증폭기를 개발하였다. 실험 결과, 840MHz 모드의 경우에 23.5dBm에서 60.5%의 효율을, 2.4GHz 모드는 19.62dBm에서 50.9%의 효율을 얻을 수 있었다. 이는 저가의 2GHz 이하에서 사용되는 FR-4기판에서도 그 이상의 고조파 제어가 가능하고 고효율의 F급 전력 증폭기 제작이 가능함을 보여준다.

• ETRI Journal
• /
• 제39권1호
• /
• pp.51-61
• /
• 2017

This paper demonstrates a systematic approach for the design of broadband, high efficiency, high power, Class-AB RF amplifiers with high gain flatness. It is usually difficult to simultaneously achieve a high gain flatness and high efficiency in a broadband RF power amplifier, especially in a high power design. As a result, the use of a computer-aided simulation is most often the best way to achieve these goals; however, an appropriate initial value and a systematic approach are necessary for the simulation results to rapidly converge. These objectives can be accomplished with a minimum of trial and error through the following techniques. First, signal gain variations are reduced over a wide bandwidth using a proper pre-matching network. Then, the source and load impedances are satisfactorily obtained from small-signal and load-pull simulations, respectively. Finally, two high-order Chebyshev low-pass filters are employed to provide optimum input and output impedance matching networks over a bandwidth of 100 MHz-500 MHz. By using an EM simulation for the substrate, the simulation results were observed to be in close agreement with the measured results.

• 한국인터넷방송통신학회논문지
• /
• 제19권1호
• /
• pp.231-238
• /
• 2019

본 논문에서는 단위 전력증폭기를 여러 개 결합하여 높은 출력을 얻을 때 결합 손실을 최소화하여 증폭기의 효율을 높이는 방법에 대해 연구하였다. 구체적으로는 도파관과 cavity 구조로 되어있는 공간결합기를 이용한 Ka 대역 공간결합증폭기를 제안하였다. 제작된 공간결합증폭기는 Ka 대역 20W급의 SSPA로서 GaN bare die를 이용하여 설계된 5W급의 단위 증폭모듈 8EA를 적용하였다. 그리고 Hybrid Radial 구조의 8-way 공간분배기와 공간결합기를 이용하여 단위증폭모듈을 결합하였다. 제작된 공간결합기의 출력 결합손실은 약 0.334dB이며 약 92.6%의 효율을 얻었다. 본 논문의 공간결합증폭기는 최대포화출력 10W, 전력부가효율 15%이상을 목표로 개발하였으며, 측정결과 최대포화출력 30W와 전력부가효율19%의 결과값을 얻었다.

• ETRI Journal
• /
• 제33권1호
• /
• pp.6-12
• /
• 2011

A case study of an active transmitting patch antenna revealed a characteristic loop locus of DC power versus RF output power as drive frequency was varied, with an operational bandwidth substantially smaller than the impedance bandwidth of the radiator. An approximate simulation technique, based on separation of the output capacitance of the power transistor, yielded easily visualized plots of power dependence on internal load impedance, and a simple interpretation of the experimental results in terms of a near-resonance condition between the output capacitance and output packaging inductance.

• 한국전자파학회논문지
• /
• 제12권3호
• /
• pp.432-438
• /
• 2001

본 논문은 Defected Ground Structure(DGS)를 DC block에 적용한 후 DC block의 부분인 λ/4-결합 선로의 간격과 길이의 변화를 EM 시뮬레이션과 실제 제작을 통하여 알라보았다. 그 결과 일반적인 DC block을 사용할때와 동일 출력 조건하에서 DGS 구조의 DC block의 λ/4-결합선로사이의 간격이 0.1 mm에서 0.46 mm로 0.36 mm만큼 늘어나고λ/4-결합 선로의 길이는 71.7 mm에서 13.32 mm로 4.5 mm만큼 줄어드는 것을 알 수 있었다. 또한 Blocking 캐패시터, 일반적인 DC block, DGS 구조의 DC block을 사용하는 세 종류의 전력증폭기를 제작한 후 특성을 확인해 보았다. 먼저 각 증폭기의 산란 파라미커 특성을 살펴본 결과 3.2$\pm$0.05 GHz의 주파수 대역에서 세 증폭기 모두 유사한 이득 특성과 산란 파라미터 특성을 갖음을 알수 있었다. 그리고 3.2 GHz의 CW 신호를 인가하여 주신호의 출력 전력이 25dBm 일 때 하모닉 특성을 스펙트럼 분석기로 분석한 결과 캐패시티를 사용시에는 주신호와 2차 하모닉 성분과의 차이가 -44.83dBc 일반적인 DC block과 DGS DC block 사용시에는 -66.84와 -64.33 dBc로서 일반적인 DC block 사용시와 DGS block 사용시에 하모닉 특성이 거의 일치함을 확인하였다.

• 전자공학회논문지D
• /
• 제34D권8호
• /
• pp.1-7
• /
• 1997

In ahigh power amplifier design, power combiner/divider is used to connect low power amplifiers in parallel. The raidal structure of the powe combiner/divider has not only a good characteristics of port-to-port isolation but also an advantage of giving a redundancy to the structure itself by using RF switches. The parastics of a power resistor, that would be a problem in design process, are removed by both slot lines and cavity resonators, and the comon node in the circuit is rdesigned as a planar topology, and thus a new type of 4-way radial power combiner/divider is accomplished at 1840 ~ 1870 MH PCS frequency band. The insertion loss, reflection, and isolation characteristics of 40way radial power combiner/divider which can be adaptable to PCS system in this thesis are -0.3dB, -24dB,a dn -27dB respectively.