• 제목/요약/키워드: Power Scheduler

검색결과 63건 처리시간 0.03초

무선 센서망을 위한 새로운 동적 가중치 할당 알고리즘 개발 (The Development of New dynamic WRR Algorithm for Wireless Sensor Networks)

  • 조해성;조주필
    • 한국인터넷방송통신학회논문지
    • /
    • 제10권5호
    • /
    • pp.293-298
    • /
    • 2010
  • 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network) 기술의 핵심은 저전력 무선 통신기술과 효율적 라우팅을 위한 적절한 자원할당 기술이다. 센서 네트워크에서 효율적인 자원할당을 위해서는 서비스에 따른 차별화된 자원할당 방식이 필요하다. 이를 위하여, 본 논문에서는 유선망에 사용되는 PQ와 WRR의 단점을 보완하여 USN에 적용이 가능한 스케줄러 알고리즘을 제안한다. 제안된 알고리즘은 센서 네트워크에서 각 클래스의 큐 상태를 체크하여 퍼지 이론을 적용한 제어 정책에 따라 WRR 스케쥴러의 가중치를 동적으로 할당하였다. 시뮬레이션 결과 제안된 알고리즘은 EF 클래스의 패킷 손실률에서 WRR 스케쥴러 방식보다 평균 6.5% 향상되었으며, AF4 클래스에서는 PQ 방식보다 평균 45% 향상된 결과를 보였다.

임베디드 시스템에서의 상황인식 제어를 위한 상태전이 기반 상황 모델링과 이를 응용한 상황-동작 변환기 (SAC)의 설계 (A state transition based situation modeling and its application to design of SAC(Situation-Action Converter) for situation-aware control for embedded systems)

  • 허길;박희정;조위덕;최재영
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제33권9호
    • /
    • pp.642-649
    • /
    • 2006
  • 지능형 서비스를 제공하는 환경에서 상황을 인식하기 위하여 임베디드 시스템이 갖는 제한적인 리소스와 컴퓨팅 파워 환경에 적합한 상태 전이 기반 상황 표현 모델을 제안하고, 이를 인식하는 상황 인식기와 제어 신호를 발생시키는 동작 발생기를 결합한 임베디드 시스템에 탑재하기에 적합한 상황-동작 변환기(SAC)를 설계하였다. 또한 ARM 프로세서 기반의 임베디드 보드에 설계된 상황-동작 변환기를 응용한 상황 관리기를 구현하여 이를 스마트 스케줄러 서비스에 활용하였다.

실시간 데이터 처리를 위한 모바일 미들웨어 시스템 (A Mobile Middleware System for Real-Time Data)

  • 김민규;이성구
    • 디지털콘텐츠학회 논문지
    • /
    • 제10권1호
    • /
    • pp.55-60
    • /
    • 2009
  • 인터넷의 발달로 인하여 주변에 많은 정보들이 존재하며 이러한 정보의 양은 기하급수적으로 증가하고 있다. 이러한 방대한 정보를 관리하기 위해 등장한 정보관리 시스템들은 사용자가 원하는 정보를 보다 정확하고 효율적으로 검색하여 사용자의 요구를 만족시킨다. 그러나 모바일의 경우 자체 내장된 파일 시스템을 이용한 한정된 정보 관리 및 실시간 자료 처리 능력에 대한 한계를 갖고 있다. 본 논문은 이러한 모바일 환경에서 대용량 자료에 대한 효과적인 관리와 실시간 데이터 처리를 가능하게 하는 미들웨어 시스템을 제안한다. 제안된 미들웨어 시스템의 활용 가능성을 보이기 위해 개인 스케쥴링과 관련된 웹 데이터베이스 와 모바일 폰을 연동하는 실시간 알람 스케쥴러 시스템을 구현하였다.

  • PDF

규칙적인 논리프로그램밍을 이용한 탄력적 제약 만족문제 해법 (A Method for Reactive Scheduling using Rule-based Constraint Satisfaction Problem)

  • 김철수
    • 한국정보처리학회논문지
    • /
    • 제7권10호
    • /
    • pp.3113-3118
    • /
    • 2000
  • 본 연구에서 제시한 구조는 다중목적을 갖는 규칙기반 제약만족문제의 표현을 포함하고 있고 그 문제는 시스템에서 변화에 탄력적으로 대응할 수 있는 전력공급계획을 효과적으로 수립한다. 이 연구에서 제안한 구조를 계량적 모델을 위한 모델링 시스템과 정성적 모델을 위한 규칙 기반의 제약만족 프로그램밍 기법을 이용하였다. 또한 좋은 사례를 통한 실험결과를 요약하면 이 문제의 표현을 포함한 구조는 효과적이며 탄력적인 의사결정을 얻는데 큰 도움을 주며, 발전기 특성을 고려하는 데에서는 기존의 문제 구조보다는 표현이 다양하고 쉽다는 장점을 갖는다.

  • PDF

WSN을 위한 128비트 확장된 데이터 블록을 갖는 고성능 HIGHT 설계 (High Performance HIGHT Design with Extended 128-bit Data Block Length for WSN)

  • 김승열;이제훈
    • 센서학회지
    • /
    • 제24권2호
    • /
    • pp.124-130
    • /
    • 2015
  • This paper presents a high performance HIGHT processor that can be applicable for CCM mode. In fact, HIGHT algorithm is a 64-bit block cipher. However, the proposed HIGHT extends the basic block length to 128-bit. The proposed HIGHT is operated as 128-bit block cipher and it can treat 128-bit block at once. Thus, it can be applicable for the various WSN applications that need fast and ultralight 128-bit block cipher, in particular, to be operated in CCM mode. In addition, the proposed HIGHT processor shares the common logics such as 128-bit key scheduler and control logics during encryption and decryption to reduce the area overhead caused by the extension of data block length. From the simulation results, the circuit area and power consumption of the proposed HIGHT are increases as 40% and 64% compared to the conventional 64-bit counterpart. However, the throughput of the proposed HIGHT can be up to two times as fast. Consequently, the proposed HIGHT is useful for USN and handheld devices based on battery as well as RFID tag the size of circuit is less than 5,000 gates.

블록암호 알고리듬 LEA의 효율적인 하드웨어 구현 (An Efficient Hardware Implementation of Block Cipher Algorithm LEA)

  • 성미지;박장녕;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.777-779
    • /
    • 2014
  • LEA(Lightweight Encryption Algorithm)는 2012년 국가보안기술연구소(NSRI)에서 개발한 128비트 고속 경량 블록암호 알고리듬이다. LEA는 128/192/256비트 마스터키를 사용하여 128비트 평문을 128비트 암호문으로, 또는 그 역으로 변환한다. 라운드 변환블록의 암호화 연산과 복호화 연산의 하드웨어 자원이 공유되도록 설계하였으며, 또한 키 스케줄러도 암호화와 복호화의 하드웨어 자원이 공유되도록 설계하여 저전력, 저면적 구현을 실현했다. 설계된 LEA 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였다.

  • PDF

전력 효율 향상을 위한 하이브리드 인공지능 기반의 비대칭 멀티코어 프로세서용 프로세스 스케줄러 (Hybrid AI Based Process Scheduler for Asymmetric Multicore Processor to Improve Power Efficiency)

  • 정원섭;김승훈;이상민;노원우
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2013년도 추계학술발표대회
    • /
    • pp.180-183
    • /
    • 2013
  • 근래의 프로세서는 하나의 다이 위에 여러 개의 코어를 배치한 멀티코어 형태를 띠고 있다. 최근에는 프로세서의 에너지 소비량을 줄이기 위해 비대칭 멀티코어를 활용하여 동일한 성능을 유지하며 소비전력을 낮추는 방법에 대한 연구가 활발히 진행되고 있다. 비대칭 멀티코어의 장점을 최대한 활용하기 위해서는 대칭형 멀티코어와는 달리 실행해야 할 프로세스와 상이한 코어간의 작동 특성을 고려해야 한다. 본 논문에서는 전력 소비 효율 향상을 위해 프로세스 스케줄링 알고리즘에 하이브리드 인공지능 기술인 Adaptive Neuro Fuzzy Inference System (ANFIS)를 적용하여 각 프로세스에 적합한 코어를 찾아 할당하는 방법을 제안한다. 시뮬레이션 결과 제안하는 프로세스 스케줄러는 리눅스의 CFS 대비 평균 35.4% 낮은 Energy Delay Product (EDP)를 보였으며 이를 통해 하이브리드 인공지능을 적용한 프로세스 스케줄링 알고리즘의 유효성을 입증하였다.

64비트 블록암호 알고리듬 HIGHT의 효율적인 하드웨어 구현 (An efficient hardware implementation of 64-bit block cipher algorithm HIGHT)

  • 박해원;신경욱
    • 한국정보통신학회논문지
    • /
    • 제15권9호
    • /
    • pp.1993-1999
    • /
    • 2011
  • 한국기술표준원(KATS)과 국제표준화기구(ISO/IEC)에 의해 표준으로 채택된 블록암호 알고리듬 HIGHT용 저면적/저전력 암호/복호 코어를 설계하였다. HIGHT 알고리듬은 USN, RFID와 같은 유비쿼터스 환경에 적합하도록 개발되었으며, 128 비트 마스터 키를 사용하여 64 비트 평문을 64 비트 암호문으로, 또는 그 역으로 변환한다. 저면적과 저전력 구현을 위해 암호화 및 복호화를 위한 라운드 변환 블록과 키 스케줄러의 하드웨어 자원이 공유되도록 설계를 최적화하였다. 0.35-${\mu}m$ CMOS 표준 셀 라이브러리를 이용한 합성결과, HIGHT64 코어는 3,226 게이트로 구현되었으며, 80-MHz@2.5-V로 동작하여 150-Mbps의 성능을 갖는 것으로 평가되었다.

${\mu}TMO$ 모델 기반 실시간 센서 네트워크 운영체제 ([ ${\mu}TMO$ ] Model based Real-Time Operating System for Sensor Network)

  • 이재안;허신;최병규
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제34권12호
    • /
    • pp.630-640
    • /
    • 2007
  • 센서 네트워크의 응용 범위가 점차 넓어지면서 군사 분야나 방사능 감지와 같이 실시간성을 요구하는 응용분야가 생겨나게 되었다. 하지만 기존의 센서 운영체제 연구는 효율적인 자원 활용에 초점을 두고 연구가 진행되었기 때문에 실시간성을 만족시켜 주기 어려운 구조를 가지고 있다. 본 논문에서는 정시성을 보장하는 실시간 분산 객체 TMO 모델을 센서 네트워크의 제한된 자원 환경에 알맞도록 경량화 시킨 ${\mu}TMO$ 모델을 제안한다. ${\mu}TMO$ 모델을 이용한 실시간 센서 네트워크 운영체제를 개발하기 위하여 한국전자통신연구원에서 개발한 센서 노드용 운영체제인 Nano-Q+를 이용하였다. Nano-Q+의 타이머 모듈을 높은 해상도를 가질 수 있도록 수정하였으며, EDF(Earliest-Deadline-First)기반의 실시간 스케줄러에 CST(Context Switch Threshold)와 PAS(Power Aware Scheduling) 기법을 적용하여 센서 노드에 적합한 실시간 스케줄러로 변경하였다. ${\mu}TMO$ 모델을 지원하기 위해 채널 기반의 통신 수단인 ITC-Channel을 새롭게 구현하였으며, 주기적인 스레드를 관리하는 WTMT(Watchdog TMO Management Task) 모듈을 구현하여 SpM 스레드를 주기에 맞게 실행할 수 있도록 하였다.

Terra-Scope - a MEMS-based vertical seismic array

  • Glaser, Steven D.;Chen, Min;Oberheim, Thomas E.
    • Smart Structures and Systems
    • /
    • 제2권2호
    • /
    • pp.115-126
    • /
    • 2006
  • The Terra-Scope system is an affordable 4-D down-hole seismic monitoring system based on independent, microprocessor-controlled sensor Pods. The Pods are nominally 50 mm in diameter, and about 120 mm long. They are expected to cost approximately $6000 each. An internal 16-bit, extremely low power MCU controls all aspects of instrumentation, eight programmable gain amplifiers, and local signal storage. Each Pod measures 3-D acceleration, tilt, azimuth, temperature, and other parametric variables such as pore water pressure and pH. Each Pod communicates over a standard digital bus (RS-485) through a completely web-based GUI interface, and has a power consumption of less than 400 mW. Three-dimensional acceleration is measured by pure digital force-balance MEMS-based accelerometers. These accelerometers have a dynamic range of more than 115 dB and a frequency response from DC to 1000 Hz with a noise floor of less than $30ng_{rms}/{\surd}Hz$. Accelerations above 0.2 g are measured by a second set of MEMS-based accelerometers, giving a full 160 dB dynamic range. This paper describes the system design and the cooperative shared-time scheduler implemented for this project. Restraints accounted for include multiple data streams, integration of multiple free agents, interaction with the asynchronous world, and hardened time stamping of accelerometer data. The prototype of the device is currently undergoing evaluation. The first array will be installed in the spring of 2006.