• Nuclear Engineering and Technology
• /
• 제56권3호
• /
• pp.803-811
• /
• 2024

Nuclear accidents such as Fukushima Daiichi have highlighted the potential of passive safety systems to replace or complement active safety systems as part of the overall prevention and/or mitigation strategies. In addition, passive systems are key features of Small Modular Reactors (SMRs), for which they are becoming almost unavoidable and are part of the basic design of many reactors available in today's nuclear market. Nevertheless, their potential to significantly increase the safety of nuclear power plants still needs to be strengthened, in particular the ability of computer codes to determine their performance and reliability in industrial applications and support the safety demonstration. The PASTELS project (September 2020-February 2024), funded by the European Commission "Euratom H2020" programme, is devoted to the study of passive systems relying on natural circulation. The project focuses on two types, namely the SAfety COndenser (SACO) for the evacuation of the core residual power and the Containment Wall Condenser (CWC) for the reduction of heat and pressure in the containment vessel in case of accident. A specific design for each of these systems is being investigated in the project. Firstly, a straight vertical pool type of SACO has been implemented on the Framatome's PKL loop at Erlangen. It represents a tube bundle type heat exchanger that transfers heat from the secondary circuit to the water pool in which it is immersed by condensing the vapour generated in the steam generator. Secondly, the project relies on the CWC installed on the PASI test loop at LUT University in Finland. This facility reproduces the thermal-hydraulic behaviour of a Passive Containment Cooling System (PCCS) mainly composed of a CWC, a heat exchanger in the containment vessel connected to a water tank at atmospheric pressure outside the vessel which represents the ultimate heat sink. Several activities are carried out within the framework of the project. Different tests are conducted on these integral test facilities to produce new and relevant experimental data allowing to better characterize the physical behaviours and the performances of these systems for various thermo-hydraulic conditions. These test programmes are simulated by different codes acting at different scales, mainly system and CFD codes. New "system/CFD" coupling approaches are also considered to evaluate their potential to benefit both from the accuracy of CFD in regions where local 3D effects are dominant and system codes whose computational speed, robustness and general level of physical validation are particularly appreciated in industrial studies. In parallel, the project includes the study of single and two-phase natural circulation loops through a bibliographical study and the simulations of the PERSEO and HERO-2 experimental facilities. After a synthetic presentation of the project and its objectives, this article provides the reader with findings related to the physical analysis of the test results obtained on the PKL and PASI installations as well an overall evaluation of the capability of the different numerical tools to simulate passive systems.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는, 1.8V 6bit 2GSPS Nyquist CMOS A/D 변환기를 제안한다. 6bit의 해상도와 초고속의 샘플링과 입력 주파수를 만족시키면서 저 전력을 구현하기 위하여 Interpolation Flash type으로 설계되었다. 같은 해상도의 Flash A/D 변환기에 비해 프리앰프의 수가 반으로 줄기 때문에 작은 입력 커패시턴스를 가지며 면적과 전력소모 작게 할 수 있다. 또한 본 연구에서는 고속 동작의 문제점들을 해결하기 위하여 새로운 구조의 One-zero Detecting Encoder, Reference Fluctuation을 보정하기 위한 회로, 비교기 자체의 Offset과 Feedthrough에 의한 오차를 최소화하기 위하여 Averaging Resistor와 SNDR을 향상시키기 위한 Track & Hold, 제안하는 Buffered Reference를 설계하여 최종적으로 2GSPS Nyquist 입력의 A/D converter 출력 결과를 얻을 수가 있었다. 본 연구에서는 1.8V의 공급전압을 가지는 0.18$\mu$m 1-poly 3-metal N-well CMOS 공정을 사용하였고, 소비전력은 145mW로 Full Flash 변환기에 비해 낮음을 확인 할 수 있었다. 실제 제작된 칩은 측정결과 2GSPS에서 SNDR은 약 36.25dB로 측정되었고, Static 상태에서 INL과 DNL은 각각 $\pm$0.5LSB 로 나타났다. 유효 칩 면적은 977um $\times$ 1040um의 면적을 갖는다.

• Nuclear Engineering and Technology
• /
• 제48권5호
• /
• pp.1273-1279
• /
• 2016

Production of iodine-131 by neutron activation of tellurium in tellurium dioxide ($TeO_2$) material requires a target that meets the safety requirements. In a radiopharmaceutical production unit, a new lid for a can was designed, which permits tight sealing of the target by using tungsten inert gaswelding. The leakage rate of all prepared targets was assessed using a helium mass spectrometer. The accepted leakage rate is ${\leq}10^{-4}mbr.L/s$, according to the approved safety report related to iodine-131 production in the TRIGA Mark II research reactor (TRIGA: Training, Research, Isotopes, General Atomics). To confirm the resistance of the new design to the irradiation conditions in the TRIGA Mark II research reactor's central thimble, a study of heat effect on the sealed targets for 7 hours in an oven was conducted and the leakage rates were evaluated. The results show that the tightness of the targets is ensured up to $600^{\circ}C$ with the appearance of deformations on lids beyond $450^{\circ}C$. The study of heat transfer through the target was conducted by adopting a one-dimensional approximation, under consideration of the three transfer modes-convection, conduction, and radiation. The quantities of heat generated by gamma and neutron heating were calculated by a validated computational model for the neutronic simulation of the TRIGA Mark II research reactor using the Monte Carlo N-Particle transport code. Using the heat transfer equations according to the three modes of heat transfer, the thermal study of I-131 production by irradiation of the target in the central thimble showed that the temperatures of materials do not exceed the corresponding melting points. To validate this new design, several targets have been irradiated in the central thimble according to a preplanned irradiation program, going from4 hours of irradiation at a power level of 0.5MWup to 35 hours (7 h/d for 5 days a week) at 1.5MW. The results showthat the irradiated targets are tight because no iodine-131 was released in the atmosphere of the reactor building and in the reactor cooling water of the primary circuit.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.74-81
• /
• 2007

본 논문에서는, 1.8V 6-bit 1GSPS CMOS A/D 변환기를 제안한다. 제안하는 A/D 변환기는 저 전력소모를 위해 폴딩 구조의 A/D 변환기로 구현되었으며, 특히 전압구동 인터폴레이션 기법을 사용하여 전력소모를 최소화 하였다. 또한 전체 A/D 변환기의 전력소모 감소를 위해 새로운 폴더 감소회로를 제안하여 기존의 폴딩 A/D 변환기에 비해 폴더 및 프리앰프 수를 절반으로 줄였고, 새로운 프리앰프 평균화 기법과 폴딩에 적합한 레이아웃 기법을 제안하여 전체 A/D 변환기의 성능을 향상시켰다. 설계된 A/D 변환기는 1GSPS의 변환속도에서 500MHz의 ERBW를 가지며, 이때의 전력소모는 60mW이였다. 측정결과 INL은 $\pm$0.5 LSB, DNL은 $\pm$0.7 LSB 이내의 정적 특성을 보였으며 Fin=100MHz의 샘플링 300MHz에서 SNR=34.1dB의 동적 특성을 나타내었다. 제안하는 A/D 변환기는 0.18um CMOS공정으로 제작되었으며 ADC 코어의 유효 칩 면적은 $0.27mm^2$ 이다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.

• 한국전자파학회논문지
• /
• 제19권1호
• /
• pp.15-22
• /
• 2008

본 논문에서는 전송 선로 이론을 기반으로 분산형 증폭기의 역방향 전류 성분을 수식적으로 분석하고, 역방향 전류 성분을 상쇄시켜 최소화하기 위한 최적의 전송 선로의 길이를 구하는 방법을 제시하였다. 기존의 설계방법에서는 역방향 전류 성분을 종단 부하를 통해 단순히 소모시키는 형태이므로 게이트와 드레인 전송 선로의 길이 결정 기준이 설계상에서 뚜렷하게 주어져 있지 않았지만, 제안하는 방법에서는 역방향 전류 성분들이 서로 상쇄가 일어나도록 하는 전송 선로의 길이를 결정하는 이론적 바탕을 제시함으로써 좀 더 체계적인 설계 방법을 제시하고 있다. 제안하는 이론의 검증을 위하여 회로 시뮬레이션을 수행하였고, pHEMT 트랜지스터를 이용하여 차단 주파수가 3.6 GHz인 최적 전송 선로를 이용한 분산형 증폭기를 제작하였다. 측정을 통해 얻은 결과로서 동작 주파수 범위 내에서 최대 이득은 14.5 dB, 최소 이득은 12.8 dB로 측정되었다. 또한, 제안하는 분산형 증폭기의 측정된 효율은 3 GHz에서 25.6 %로 기존의 일반적인 분산형 증폭기에 비해 약 7.6 % 개선되었다. 출력 전력은 일반적인 분산형 증폭기에 비해 약 1.7dB 개선된 10.9 dBm을 얻었다. 이러한 성능 개선은 역방향 전류의 상쇄로 인한 것으로 분석된다.

• 한국전자파학회논문지
• /
• 제29권10호
• /
• pp.758-765
• /
• 2018

본 논문은 65-nm Complemetary Metal-Oxide-Semiconductor(CMOS) 공정으로 설계한 송신 1채널, 수신 2채널을 내장한 24 GHz 송수신 칩과 이 칩을 이용하여 제작한 24 GHz Frequency Modulated Continuous Wave(FMCW) 레이다 모듈을 제시한다. CMOS 송수신 칩은 14체배기, 저잡음 증폭기, 하향 변환 믹서, 전력 증폭기를 포함하고 있다. 송신 출력은 23.8~24.36 GHz 대역에서 10 dBm 이상이며, 위상 잡음은 1 MHz 오프셋에서 -97.3 dBc/Hz이다. 수신기는 25.2 dB의 변환 이득과 -31.7 dBm의 $P_{1dB}$를 갖는다. 송수신 칩은 모두 합해 295 mW를 소모하고 $1.63{\times}1.6mm^2$의 면적을 차지한다. 레이다 시스템은 FR4 기판과 저손실 듀로이드 기판을 적층하여, 저손실 기판위에 칩과 안테나 및 고주파 전송선을 배치하고, 바이어스 회로와 이득 블록, FMCW 신호 발생 블록은 FR4 기판에 집적하여 하나의 레이다 모듈을 구성하였다. 안테나는 패치 형태로 송신 안테나는 $4{\times}4$ 패치 안테나로 14.76 dBi의 안테나 이득을 수신 안테나는 $4{\times}2$ 패치 안테나로 11.77 dBi의 안테나 이득을 구현하였다. 코너 리플렉터를 사용하여 거리 및 방위각 탐지 실험을 수행하였고, 정상 동작을 확인하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.859-866
• /
• 2020

본 논문에서는 2.9 V ~ 5.6V의 넓은 입력 전압 범위를 가지는 웨어러블 AMOLED용 2-채널 DC-DC 변환기를 설계한다. 양전압 V_POS는 과도한 입력전압이 인가된다 하더라도 정상 출력 전압을 생성되는 OPC를 내장하고, 경부하 효율을 제고하기 위한 SPWM-PWM 듀얼모드 및 파워 트랜지스터 3-분할을 적용한 부스트 변환기로 설계한다. 음전압 V_NEG는 전력 효율을 높이기 위해 0.5x 인버팅 차지펌프를 이용해 설계한다. 제안된 DC-DC 변환기는 0.18-㎛ BCDMOS 공정으로 설계하였다. DC-DC 변환기는 2.9V~5.6V의 입력 전압에 대해 4.6V의V_POS와 -0.6V~-2.3V의 V_NEG 전압을 생성한다. 또한 1mA~70mA 부하전류에서 49%~92%의 전력효율과 최대 20mV의 출력 리플을 가졌다.

• 한국전자파학회논문지
• /
• 제29권12호
• /
• pp.935-941
• /
• 2018

본 논문에서는 소형의 인체 삽입형 의료기기에 자기 공진기법 무선전력전송을 적용하는 경우, 적합한 시스템 구성을 제안하고 성능을 검증하였다. 제안하는 수정된 직렬-병렬 구성은 전력 수신부의 전력 수신 코일과 커패시터를 병렬로 연결한 공진기에 직렬로 연결되는 인덕터를 추가하여 구현하며, 낮은 인덕턴스를 가진 전력 수신 코일을 이용하는 경우 직렬 공진기를 이용하는 경우에 비해 높은 효율을 달성할 수 있다. 회로분석을 통해 해당 구성의 유효성 및 동작조건을 이론적으로 검증하고, 돼지 지방 및 근육 생체 블록에 무선전력전송 수신코일을 삽입한 환경에서 무선전력전송을 진행하여 전력 전송 효율 및 생체 블록의 온도 변화를 측정 비교하였다. 생체 블록에 2.5~10 mm 깊이로 삽입 시 제안한 구성이 일반적인 직렬-직렬 구성보다 평균 17.79 % 개선된 효율을 보이며, 공기 중에서 32 dBm 전력 송신 시 직렬-직렬 수신 코일은 평균 $0.75^{\circ}C/s$, 제안한 구성의 수신 코일은 평균 $0.18^{\circ}C/s$의 온도 변화를 보여 제안한 구성이 인체 삽입형 무선전력전송 시스템 구성에 보다 적합함을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.55-55
• /
• 2009

Silicon Carbide (SiC) is a material with a wide bandgap (3.26eV), a high critical electric field (~2.3MV/cm), a and a high bulk electron mobility (${\sim}900cm^2/Vs$). These electronic properties allow high breakdown voltage, high frequency, and high temperature operation compared to Silicon devices. Although various SiC DMOSFET structures have been reported so far for optimizing performances. the effect of channel dimension on the switching performance of SiC DMOSFETs has not been extensively examined. In this paper, we report the effect of the interface states ($Q_s$) on the transient characteristics of SiC DMOSFETs. The key design parameters for SiC DMOSFETs have been optimized and a physics-based two-dimensional (2-D) mixed device and circuit simulator by Silvaco Inc. has been used to understand the relationship with the switching characteristics. To investigate transient characteristic of the device, mixed-mode simulation has been performed, where the solution of the basic transport equations for the 2-D device structures is directly embedded into the solution procedure for the circuit equations. The result is a low-loss transient characteristic at low $Q_s$. Based on the simulation results, the DMOSFETs exhibit the turn-on time of 10ns at short channel and 9ns at without the interface charges. By reducing $SiO_2/SiC$ interface charge, power losses and switching time also decreases, primarily due to the lowered channel mobilities. As high density interface states can result in increased carrier trapping, or recombination centers or scattering sites. Therefore, the quality of $SiO_2/SiC$ interfaces is important for both static and transient properties of SiC MOSFET devices.