• 조명전기설비학회논문지
• /
• 제28권5호
• /
• pp.115-121
• /
• 2014

The intrinsic simplicity, ruggedness, and simple power electronic drive requirement of a Switched Reluctance Motor(SRM) make it possible to use in many commercial adjustable speed application. The simple magnetic circuit results in a high efficiency drive and low temperature rise, and the drive system provides a good drive characteristics. This paper is provides two phase 4/3 SRM that is similar to two phase 6/3 SRM as aspect to magnetic structure. Although 6/3 SRM does not experience any flux reversal as the flux is in the same direction whether phase A or B is excited, but two phase 4/3 SRM experiences a flux reversal in small part of stator yoke. The flux reversal in two phase 4/3 SRM could be relieved by an adjustment of stator yoke structure. The magnetic analysis and design considerations of the two phase 4/3 SRM have been obtained by the finite element method analysis (FEM).

• 조명전기설비학회논문지
• /
• 제29권11호
• /
• pp.82-88
• /
• 2015

In recent years, numerous studies have attempted to find and explore the auxiliary brake and the oil pressure type and electrical type are mainly used. However, the model proposed here is to self-excited eddy current brake. The advantage of this is it does not require an external power supply and can be produced to reduce the size than others. This self-eddy current brake consists of RLC circuit so resistance, inductance and capacitance value can be considered a fixed value. But, inductance and resistance value changes depending on the shape, temperature and magnetic alteration. Therefore, in this paper, the focal point is characteristic analysis according to the parameter variations. Also, using this result, this paper explains how to estimate the capacitance.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.59-63
• /
• 2004

본 논문에서는 역지향성 능동배열 안테나용 2-포트 주파수 혼합기를 설계 제작하였다. 역지향성 안테나는 임의의 방향에서 입사하는 전파를 그 방향으로 되돌려 복사시키는 안테나 배열 시스템으로서, 주파수 혼합기는 반사파가 입사 반대방향의 파면(wave front)을 갖기 위한 공액변위기로 작용된다. 2-포트 주파수 혼합기에서는 RF/IF 신호가 동일 포트를 사용함으로써 입력단의 신호 결합회로를 사용하지 않아도 되는 장점을 갖는다. 비선형소자는 p-HEMT가 사용되었으며, -10㏈m의 LO 전력에서 변환손실 -l㏈와 RF 전력 -15㏈m의 1-㏈ 억압점이 측정되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.809-811
• /
• 2010

3차원 그래픽 응용이 가능한 소형 모바일 기기에서의 부동소수점 연산 처리는 전력소모가 많고 하드웨어 비용이 많이 들며 연산 해상도가 너무 정확한 연산보다는 적절한 해상도를 확보하되 하드웨어 자원을 적게 소모하고 전력소모가 낮을수록 바람직하다. 비용이 많이 소요되는 부동소수점 연산은 곱셈과 나눗셈이며, 로그 변환을 이용하면 곱셈과 나눗셈을 덧셈과 뺄셈으로 변환하여 고속 동작을 구현할 수 있으며, 이는 로그 함수값을 얼마나 실제값에 근사화 시킬 수 있는지에 따라 성능이 좌우된다. 본 연구에서는 이러한 고속 부동소수점 연산에 적용될 수 있는 로그변환 회로에 대한 동향을 조사하되, 설계 시 중요하게 고려해야 할 점과 로그변환 회로가 어떻게 근사화되고 적용될 수 있는지에 대하여 상세히 분석한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.335-336
• /
• 2014

This paper investigates the design of coupled inductor for minimum inductor current ripple in rapid traction battery charger systems. Based on the general circuit model of coupled inductor together with the operating principles of dc-dc converter, the relationship between the ripple size of inductor current and the coupling factor is derived under the different duty ratio. The optimal coupling factor which corresponds to a minimum inductor ripple current becomes -1, i.e. a complete inverse coupling without leakage inductance, as the steady-state duty ratio operating point approaches 0.5. In an opposite manner, the optimal coupling factor value of zero, i.e. zero mutual inductance, is required when the steady-state duty ratio operating point approaches either zero or one. Coupled inductors having optimal coupling factor can minimize the ripple current of inductor and battery current resulting in a reliable and efficient operation of battery chargers.

• 한국멀티미디어학회논문지
• /
• 제6권2호
• /
• pp.319-324
• /
• 2003

본 논문에서는 음성과 영상신호를 실시간 처리해야하는 멀티미디어 시스템에 이용 가능한 광대역 아날로그 소자를 설계하였다. 제안된 소자는 저 전압(2V) 동작이 가능하도록 완전차동 구조에 전압조절을 위한 튜닝회로를 추가한 형태로 설계되었으며, 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 상보형 캐스코드 방식을 이용하여 구성되었다. 0.25$\mu\textrm{m}$ CMOS n-well 공정 파라미터를 이용한 시뮬레이션 결과, 제안된 아날로그 능동소자는 비우성극점의 제거로 안정성이 향상되었으며, 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위 이득주파수 특성을 나타내었다. 소비전력값은 0.32mW를 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.678-681
• /
• 2009

본 논문에서는 자체 바이어스가 되는 Folded Cascode CMOS OP Amp를 이용하여 싱글 픽셀 포톤 계수기 회로를 설계하였다. 전압 바이어스 회로가 필요 없으므로 싱글 픽셀의 레이아웃 면적을 줄이고 전류 소모를 줄일 수 있다. 매그나칩 반도체 $0.18{\mu}m$ CMOS 공정을 이용하여 설계된 CSA(Charge Sensitive Amplifier)의 신호 전압은 이론치인 151mV이 근접한 138mV로 simulation되었다. 그리고 싱글 픽셀의 레이아웃 크기는 $100{\mu}m{\times}100{\mu}m$이다.

• Nuclear Engineering and Technology
• /
• 제53권10호
• /
• pp.3196-3206
• /
• 2021

For the Korean design of the PCCS (passive containment cooling system) in an innovative PWR, the overall thermal resistance around a condenser tube is dominated by the heat transfer coefficient of steam condensation on the exterior surface. It has been reported, however, that the calculated heat transfer coefficients by thermal-hydraulic system codes were much lower than measured data in separate effect tests. In this study, a new empirical model of steam condensation in the presence of a noncondensable gas was implemented into the MARS-KS 1.4 code to replace the conventional Colburn-Hougen model. The selected correlation had been developed from condensation test data obtained at the JERICHO (JNU Experimental Rig for Investigation of Condensation Heat transfer On tube) facility, and considered the effect of the Grashof number for naturally circulating gas mixture and the curvature of the condenser tube. The modified MARS-KS code was applied to simulate the transient response of the containment equipped with the PCCS to the large-break loss-of-coolant accident. The heat removal performances of the PCCS and corresponding evolution of the containment pressure were compared to those calculated via the original model. Various thermal-hydraulic parameters associated with the natural circulation operation through the heat transport circuit were also investigated.

• 한국차세대컴퓨팅학회논문지
• /
• 제15권2호
• /
• pp.7-16
• /
• 2019

신경 회로망을 구현하기 위해 다양한 시도들이 이루어지고 있으며, 하드웨어적인 개선을 위해 전용 칩 개발이 이루어지고 있다. 이러한 신경 회로망을 웨어러블 디바이스에 적용하기 위해서는 소형화와 저전력 동작이 필수적이다. 이러한 관점에서 적합한 구현 방법은 FPGA (field programmable gate array)를 사용한 디지털 회로 설계이다. 이 시스템을 구현하기 위해서는 성능 향상을 위해 신경 회로망의 많은 부분을 차지하는 학습 알고리즘을 FPGA 내에 구현하여야 한다. 본 논문에서는 FPGA를 이용하여 다양한 학습 알고리즘 중 역전파 알고리즘을 구현하였으며, 구현 된 신경 회로망은 OR 게이트 연산을 통해 검증되었다. 또한 이러한 신경 회로망을 활용하여 다양한 사용자의 생체 신호 측정 결과를 분석할 수 있음을 확인하였다.

• 반도체디스플레이기술학회지
• /
• 제20권3호
• /
• pp.71-76
• /
• 2021

Digital decimation filters are used in various digital signal processing systems using ADCs, including digital communication systems and sensor network systems. When the sampling rate of digital data is reduced, aliasing occurs. So, an anti-aliasing filter is necessary to suppress aliasing before down-sampling the data. Since the anti-aliasing filter has to have a sharp transition band between the passband and the stopband, the order of the filter is very high. However, as the order of the filter increases, the complexity and area of the filter increase, and more power is consumed. Therefore, in this paper, we propose two types of decimation filters, focusing on reducing the area of the hardware. In both cases, the complexity of the circuit is reduced by applying the required down-sampling rate in two times instead of at once. In addition, CIC decimation filters without a multiplier are used as the decimation filter of the first stage. The second stage is implemented using a CIC filter and a down sampler with an anti-aliasing filter, respectively. It is designed with Verilog-HDL and its function and implementation are validated using ModelSim and Quartus, respectively.