• 전자공학회논문지C
• /
• 제35C권3호
• /
• pp.24-31
• /
• 1998

This paper presents a pipeline high-level synthesis tool for designing trace-back systolic array viterbi decoder. It consists of a dta flow graph(DFG) generator and a pipeline data path synthesis tool. First, the DFG of the vitrebi decoder is generated in the from of VHDL netlist. The inputs to the DFG generator are parameters of the convolution encoder. Next, the pipeline scheduling and allocationare performed. The synthesis tool explores the design space efficiently, synthesizes various designs which meet the given constraints, and choose the best one.

• 전자공학회논문지A
• /
• 제31A권6호
• /
• pp.149-158
• /
• 1994

Through high level synthesis, designers can obtain the precious information on the area and speed trade-offs as well as synthesized datapaths from behavioral design descriptions. While previous researches were concentrated on the synthesis of pipelined, datapaths with fixed DII (Data Initiation Interval) by inserting delay elements where needed, we propose a novel methodology of synthesizing pipeline structures with variable DIIs. Determining the time-overlapping of pipeline stages with variable DIIs, the proosed algorithm performs scheduling and module allocation using the time-overlapping information. Experimental results show that significant improvement can be achieved both in speed and in area.

• 한국산업융합학회 논문집
• /
• 제3권4호
• /
• pp.299-306
• /
• 2000

이 논문은 파이프라인 함성을 위한 상위수준 데이터 경로 하성과 콘트롤 합성의 통합에 관한 연구이다. 현재 대부분의 상위수준 합성 방법은 콘트롤 영역의 영향을 무시하는데 보다 나은 설계를 위하여 데이터 경로디자인 영역과 콘트롤 디자인 영역을 통합하여 탐색하는 파이프라인 상위수준함성 도구를 구현했다. 이 도구는 비용 제한 하에서 최고 성능의 파이프라인을 합성하는 비용재한합성과 성능 제한 하에서 최서 비용의 파이프라인을 합성하는 성능 제한합성의 두 가지 방식을 제공한다.

• 전자공학회논문지A
• /
• 제31A권3호
• /
• pp.53-67
• /
• 1994

This paper describes the design of a high-level synthesis system. SODAS-VP. which automatically generates hardwares executing operation sequences in pipelined fashion.Target architecture and clocking schemes to drive pipelined datapath are determined, and the handling of pipeline hazards which degrade the performance of pipeline is considered. Partitioning of an operation into load, operation, and store stages, each of which is executed in partitiones control step, is performend. Pipelinecl hardware is generated by handling pipeline hazards with internal forwarding or delay insertion techniques in partitioning process and resolving resource conflicts among the partitioned control steps with similarity measure as a priority function in module allocation process. Experimental results show that SODAS-VP generates hardwares that execute faster than those generated by HAL and ALPS systems. SODAS-VP brings improvement in execution speed by 17.1% and 7.4% comparing with HAL and ALPS systems for a MCNC benchmark program, 5th order elliptical wave filter,respectively.

• 전기전자학회논문지
• /
• 제14권4호
• /
• pp.270-276
• /
• 2010

본 논문에서는 OFDM 시스템의 성능의 중요한 부분을 차지하는 FFT 알고리즘의 성능 비교와 제안된 SRFFT를 설계/구현 및 검증으로 우수성을 확인한다. 대부분의 OFDM 통신시스템에서는 단일 입력, 단일 출력형태를 사용하므로 SRFFT 적용이 매우 비효율적일 수 있다. 그러므로 OFDM 시스템에 적합한 구조의 필요성이 요구되고 기존에 나와 있는 SRFFT 구조를 변형하여, 단일 입력, 단일 출력의 Pipeline 구조를 갖는 FFT / IFFT 블록을 구현한다. 제안된 SRFFT는 Matlab과 Synthesis 및 Simulation Tool을 이용하여 유효성 확인과 기존 알고리즘과의 성능을 비교하고 동작을 검증하였다.

• 한국콘텐츠학회논문지
• /
• 제8권7호
• /
• pp.128-134
• /
• 2008

온라인게임 산업은 많은 성장과 발전을 이루어 왔다. 게임업체들의 고통 중의 하나로 온라인의 특성에 따라 짧아지는 게임제작 파이프라인과, 빠른 제작 스케줄에 적합하며 쉽게 게임 제작 시 응용 적용이 제작 파이프라인을 필요로 한다. 본 연구에서 기존 제작과정 및 파이프라인 관련 연구를 수집하고 현직전문가를 통해 기존 현장 제작 파이프라인을 수집, 종합 분석하여 게임제작요소 및 제작 파이프라인을 도출해보고자 한다. 연구 진행과정은 개요와 온라인게임 아케이드 게임 모바일게임의 파이프라인을 수집분석하고 이에 따른 최적화된 파이프라인을 도출 후 결론을 도출하는 순으로 진행하였다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.72-79
• /
• 2014

본 논문은 PIPELINE-AWARE QC-IRA-LDPC (PA-QC-IRA-LDPC) 코드 생성 방법과 Rate-1/2 (2016,1008) PA-QC-IRA-LDPC 코드에 대한 효율적인 고속 복호기 구조를 제안한다. 제안한 방법은 비트 오류율 (BER) 성능 저하 없이 파이프라인 기법을 사용하여 임계경로를 나눌 수 있다. 또한 제안한 복호기 구조는 데이터 처리량, 하드웨어 효율 및 에너지 효율을 크게 향상시킬 수 있다. 제안한 복호기 구조는 90-nm CMOS 기술을 사용하여 합성 및 레이아웃이 수행되었으며, 이전에 보고된 복호기 구조들에 비해서 하드웨어 효율성이 53%이상 향상되었고, 훨씬 좋은 에너지 효율성을 보여준다.

• 대한전자공학회논문지TC
• /
• 제47권10호
• /
• pp.49-56
• /
• 2010

이 논문에서는 pipeline CORDIC(COordinate Rotation DIgital Computer)을 이용한 저전력 주파수 옵셋 동기화기 구조를 제안하였다. 주파수 옵셋 동기화기의 핵심 블록은 주파수 옵셋 추정부와 보상부이다. 제안된 주파수 옵셋 추정부에서는 sequential CORDIC을 사용하여 구현면적을 감소시켰으며 한번에 2 단계씩 CORDIC을 수행하는 방식을 사용하여 연산 속도를 높였다. 또한 제안된 주파수 옵셋 보상부에서는 pipeline CORDIC을 사용하여 구현면적을 줄임과 동시에 계산 속도를 향상시킬 수 있었다. MatLab을 사용하여 제안 구조가 주파수 옵셋을 추정 및 보상하는 function을 검증하였다. 제안 구조에 대하여 Verilog-HDL로 코딩하고 Synopsys tool을 사용하여 합성하여 구현면적을 실험하였다.

• 스마트미디어저널
• /
• 제4권4호
• /
• pp.39-46
• /
• 2015

본 논문은 사물인터넷 보안용 경량 암호 알고리듬 중, '128비트 블록 암호 LEA'의 암호화 블록 하드웨어 구현에 대해 기술한다. 라운드 함수 블록과 키 스케줄 블록은 높은 처리성능을 위하여 병렬회로로 설계되었다. 암호화 블록은 128비트의 비밀키를 지원하며, FSM 방식과 24/n단계(n = 1, 2, 3, 4, 8, 12) 파이프라인 방식으로 설계되었다. LEA-128 암호화 블록을 Verilog-HDL로 모델링하여 FPGA 상에서 구현하고, 합성결과로부터 최소면적 및 최대처리성능을 제시한다.

• Structural Engineering and Mechanics
• /
• 제84권6호
• /
• pp.733-741
• /
• 2022

The amount of natural gas that is used on a worldwide scale is continuously going up. Natural gas and acidic components, such as hydrogen sulfide and carbon dioxide, cause significant corrosion damage to transmission lines and equipment in various quantities. One of the fundamental processes in natural gas processing is the separation of acid gases, among which the safety and environmental needs due to the high toxicity of hydrogen sulfide and also to prevent wear and corrosion of pipelines and gas transmission and distribution equipment, the necessity of sulfide separation Hydrogen is more essential than carbon dioxide and other compounds. Given this problem's significance, this endeavor aims to extend the lifespan of the transmission lines' pipes for gas and oil. Zinc oxide nanoparticles made from the environmentally friendly source of Allium scabriscapum have been employed to accomplish this crucial purpose. This is a simple, safe and cheap synthesis method compared to other methods, especially chemical methods. The formation of zinc oxide nanoparticles was shown by forming an absorption peak at a wavelength of about 355 nm using a spectrophotometric device and an X-ray diffraction pattern. The size and morphology of synthesized nanoparticles were determined by scanning and transmission electron microscope, and the range of size changes of nanoparticles was determined by dynamic light scattering device.