• Korean Chemical Engineering Research
• /
• 제48권1호
• /
• pp.33-38
• /
• 2010

구리 이온 농도를 측정하기 위하여 생체재료를 사용하여 마이크로플루이딕 시스템을 제작하였다. 은 전극에 세포막을 모방한 이중층 지질막(bilayer lipid membrane; BLM)을 피복하여 제2 구리 이온 농도를 감지하도록 하였다. 은 전극에 지지된 BLM은 그 안정성이 증대되었다. 은에 지지된 이중층 지질막(s-BLM)은 은 전선을 지질 (phosphatidylcholine; PC) 용액에 담갔다가 KCl 용액에 담글 때 자기조립 특성에 의하여 용이하게 형성할 수 있다. 이 지지된 이중층 지질막(s-BLM)은 $Cu^{2+}$의 농도와 s-BLM을 통과하는 전류 간의 상관 관계를 결정하기 위하여 사용되었다. 얻어진 상관관계는 선형을 보였으며 높은 재현성을 가졌다. $Cu^{2+}$ 농도가 $10{\sim}130{\mu}M$인 범위에서 $Cu^{2+}$ 농도와 전류의 상관관계를 나타내기 위하여 보정 곡선을 구축하였다. 이 보정 곡선을 미지 시료의 $Cu^{2+}$ 농도 측정에 사용하였다. 지지된 이중층 지질막이 구비된 마이크로플루이딕 시스템은 PDMS(polydimethyl siloxane)를 사용하여 전형적인 연질 포토리소그라피와 몰딩 기법으로 제작하였다. 집적된 마이크로플루이딕 시스템은 은 전선을 절단하지 않고도 은 표면을 활성화시키는 기능, 은 표면에 이중층 지질막을 피복하는 기능, KCl 완충 용액을 주입하는 기능, $Cu^{2+}$를 포함한 시료를 주입하는 기능, 시료 중의 $Cu^{2+}$ 농도를 측정하는 기능 등 다중 기능을 가지도록 하였다.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.1-5
• /
• 2006

반도체 메모리 소자의 스피드 향상을 위해 저저항 배선층을 채용하는 방안으로 70 nm-두께의 아몰퍼스실리콘과 폴리실리콘 기판부에 $TiSi_2$ 타켓으로 각각 80 nm 두께의 TiSix 복합실리콘을 스퍼터링으로 증착한 후 RTA $800^{\circ}C$-20sec 조건으로 실리사이드화 처리하고 사진식각법으로 선폭 $0.5{\mu}m$의 배선층을 만들었다. 배선층에 대해 다시 각각 $750^{\circ}C-3hr,\;850^{\circ}C-3hr$의 부가적인 안정화 열처리를 실시하였으며, 이때의 면저항의 변화는 four-point probe로 실리사이드층의 미세구조와 수직단면 두께 변화를 주사전자현미경과 투과전자현미경으로 관찰하였다. 아몰퍼스실리콘 기판인 경우 후속열처리에 따른 결정화 진행과 함께 급격한 면저항의 증가가 확인되었고, 이 원인은 결정화 과정에서 실리콘과 복합티타늄실리사이드 층과의 상호확산으로 표면 공공(void)을 형성한 것으로 미세구조 관찰에서 확인되었다. 따라서 복합티타늄실리사이드의 하지층의 종류와 열처리 조건을 바꾸어 저저항 또는 고저항 실리사이드를 조절하여 제작하는 것이 가능하여 복합 $TiSi_2$를 저저항 배선층 재료로 채용할 수 있음을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.344-344
• /
• 2014

Transparent amorphous oxide semiconductors such as a In-Ga-Zn-O (a-IGZO) have advantages for large area electronic devices; e.g., uniform deposition at a large area, optical transparency, a smooth surface, and large electron mobility >10 cm2/Vs, which is more than an order of magnitude larger than that of hydrogen amorphous silicon (a-Si;H).1) Thin film transistors (TFTs) that employ amorphous oxide semiconductors such as ZnO, In-Ga-Zn-O, or Hf-In-Zn-O (HIZO) are currently subject of intensive study owing to their high potential for application in flat panel displays. The device fabrication process involves a series of thin film deposition and photolithographic patterning steps. In order to minimize contamination, the substrates usually undergo a cleaning procedure using deionized water, before and after the growth of thin films by sputtering methods. The devices structure were fabricated top-contact gate TFTs using the a-IGZO films on the plastic substrates. The channel width and length were 80 and 20 um, respectively. The source and drain electrode regions were defined by photolithography and wet etching process. The electrodes consisting of Ti(15 nm)/Al(120 nm)/Ti(15nm) trilayers were deposited by direct current sputtering. The 30 nm thickness active IGZO layer deposited by rf magnetron sputtering at room temperature. The deposition condition is as follows: a rf power 200 W, a pressure of 5 mtorr, 10% of oxygen [O2/(O2+Ar)=0.1], and room temperature. A 9-nm-thick Al2O3 layer was formed as a first, third gate insulator by ALD deposition. A 290-nm-thick SS6908 organic dielectrics formed as second gate insulator by spin-coating. The schematic structure of the IGZO TFT is top gate contact geometry device structure for typical TFTs fabricated in this study. Drain current (IDS) versus drain-source voltage (VDS) output characteristics curve of a IGZO TFTs fabricated using the 3-layer gate insulator on a plastic substrate and log(IDS)-gate voltage (VG) characteristics for typical IGZO TFTs. The TFTs device has a channel width (W) of $80{\mu}m$ and a channel length (L) of $20{\mu}m$. The IDS-VDS curves showed well-defined transistor characteristics with saturation effects at VG>-10 V and VDS>-20 V for the inkjet printing IGZO device. The carrier charge mobility was determined to be 15.18 cm^2 V-1s-1 with FET threshold voltage of -3 V and on/off current ratio 10^9.

• 공업화학
• /
• 제24권6호
• /
• pp.593-598
• /
• 2013

본 연구에서는 ATR-FTIR (Attenuated Total Reflectance-Fourier Transfer Infrared)기법을 이용하여 PCB 회로형성에 사용하는 아크릴레이트 계열의 포토레지스트 드라이필름(Dry film)의 흡습 특성을 평가하였다. 또한 습도 변화에 따른 드라이필름의 파단면을 관찰하여 습도에 따라 고분자의 파단특성이 달라지는 것으로 확인하였으며, 정량적인 분석방법으로써 흡습에 따른 무게 변화 및 ATR-FTIR을 이용한 흡광도 변화를 통하여 확산계수를 계산하였다. 실험 결과 주변환경의 온도와 습도가 높아질수록 상온에서 취성과 연성의 중간 정도의 특성을 나타내던 드라이필름이 연성으로 전이되는 사실을 확인할 수 있었고, 온도와 습도가 낮을 경우엔 취성의 특성을 나타냄을 알 수 있었다. 이를 통해 PCB 회로형성 공정의 온 습도 환경 조건을 항상 일정하게 유지해야 일정한 품질을 유지할 수 있다는 사실을 알 수 있었다. 본 연구에서 사용된 흡습특성 평가법인 ATR-FTIR방법의 타당성을 확보하기 위해, 기존에 많이 사용하는 무게 변화법을 통한 고분자-물 확산계수와 ATR-FTIR을 이용한 값을 상호 비교하였다. ATR-FTIR을 이용한 방법은 무게변화법과 동일한 수준의 정확도를 가질 뿐만 아니라 흡습 및 탈습 과정에서 고분자 구조가 어떻게 변화하는지를 평가할 수 있어 가장 적합한 방법으로 판단된다.

• 한국진공학회지
• /
• 제20권1호
• /
• pp.22-29
• /
• 2011

InAs/GaSb 제2형 응력초격자(SLS)를 활성층에 탑재한 [$320{\times}256$] 초점면 배열(FPA) 적외선 열영상 모듈을 제작하고 열영상을 구현하였다. p-i-n형으로 설계된 소자의 활성층(i) 구조는 300 주기의 [13/7]-ML [InAs/GaSb]-SLS로 구성되어 있고, p와 n 전극층에는 각각 60주기의 [InAs:Be/GaSb]-SLS와 115 주기의 [InAs:Si/GaSb]-SLS 구조를 채용하였다. 시험소자의 광반응(PR) 스펙트럼으로부터 피크 파장(${\lambda}_p$)과 차단 파장(${\lambda}_{co}$)은 각각 ${\sim}3.1/2.7{\mu}m$과 ${\sim}3.8{\mu}m$이고 180 K 온도까지 동작을 확인하였다. 단위 화소의 간격/메사는 $30/24{\mu}m$ 규격으로 설계되었으며, [$320{\times}256$]-FPA는 표준 광묘화법으로 제작하였다. $18/10{\mu}m$의 In-bump/UBM 공정과 flip-chip 결합 기술을 적용하여 FPA-ROIC 열영상 모듈을 완성하였으며, 중적외선용 영상구동 회로 및 S/W를 활용하여 열영상을 시연하였다.

• 마이크로전자및패키징학회지
• /
• 제17권3호
• /
• pp.43-49
• /
• 2010

직접인쇄기술 방식은 기존의 포토리소그래피 방법을 이용한 패터닝 기술에 비해 저비용, 간단한 공정 과정, 친환경성 등 여러 장점들로 인해 미세 회로 형성 분야의 그린 테크놀로지로 최근 각광받고 있다. 이러한 프린팅 기반의 전자기술을 상용화하기 위해서는 프린팅 방식으로 형성된 회로의 전기적 특성 평가가 필수적인데, 이에 본 연구에서는 구리 잉크를 이용하여 잉크젯 프린팅 방식으로 2 가지 타입, parallel transmission line(PTL)과 coplanar waveguide(CPW) 구조의 회로를 형성하고 $250^{\circ}C$에서 30분 동안 소결하여 완성하였다. 전류-전압 그래프로 직류 저항을 측정하여 벌크 구리의 비저항 값의 약 3.3배되는 평균 0.558 ${\mu}{\Omega}{\cdot}cm$의 비저항 값을 도출하였고 회로의 고주파 특성 평가를 위해 주파수 범위 0~30 GHz에서 probe station chuck과 샘플 간의 갭 유무에 따른 scattering parameter를 측정하였다. 모든 시편에서 5 dB 이하의 반사 특성을 보였으며, PTL 회로가 CPW 구조보다 전반적으로 더 좋은 통과 특성을 나타내었다.

• 한국자기학회지
• /
• 제25권4호
• /
• pp.117-122
• /
• 2015

고감도 바이오센서용 거대자기저항-스핀밸브(Giant magnetoresistance-spin valve; GMR-SV) 박막소자의 미세패턴 공정으로 인한 교환결합력과 보자력 약화 문제를 해결하고자 전자사이크로트론 공명(Electron Cyclotron Resonance) Ar-이온 밀링을 이용하여 GMR-SV 박막에 지름 $35{\mu}m$인 원형 모양의 홀(Hole)을 패턴닝 하였다. GMR-SV를 4-단자법으로 측정한 자기저항 곡선으로부터 홀 개수가 많아질수록 자기저항비와 자장감응도는 홀이 없을 때 측정된 초기값과 같은 값을 유지하였고, 교환결합세기와 보자력은 120 Oe에서 190 Oe, 10 Oe에서 41 Oe로 크게 향상되었다. 이러한 현상은 GMR-SV 박막내의 자화용이축과 같은 방향을 띄고 센싱 전류의 방향과 수직인 공간에 위치하는 용이 자구영역(Easy magnetic domain; EMD)의 역할에 기인하는 결과를 보여주었다. GMR-SV 바이오 소자 제작시 폭을 넓게 하고 소자내부에 홀의 개수를 증가시켜 발생하는 EMD 효과가 자기저항특성을 향상시킬 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.111-119
• /
• 2005

직경 $75{\mu}m$ 높이 $90{\mu}m$및 $150{\mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다. $270^{\circ}C$에서 2분간 유지하여 플립칩 본딩시 $100{\times}100{\mu}m$크기의 Cu/Sn 범프 접속저항은 6.7 m$\Omega$이었으며, 직경 $75 {\mu}m$, 높이 $90{\mu}m$인 Cu via의 저항은 2.3m$\Omega$이었다.

• 마이크로전자및패키징학회지
• /
• 제14권1호
• /
• pp.33-38
• /
• 2007

본 실험에서는 Non-Conductive Adhesive (NCA) 와 고분자 범프를 이용한 COG (Chip-on-glass) 접합에 대하여 연구하였다. 산화막이 증착된 Si 기판 위에 고분자 범프를 사진식각 방법으로 형성하고, 고분자 범프 위에 직류 마그네트론 스퍼터링 방법으로 금속 박막층을 증착하였다. 기판으로는 Al을 증착한 유리기판을 사용하였다. 두 종류의 NCA를 사용하여 $80^{\circ}C$에서 하중을 변화시켜가며 접합을 실시하였다. 접합부의 특성을 평가하기 위하여 4단자 저항 측정법을 이용하여 접합부의 접속 저항을 측정하였으며, 주사전자현미경을 이용하여 접합부를 관찰하였다. 신뢰성은 $0^{\circ}C$ 와 $55^{\circ}C$ 사이에서 열충격 실험을 2000회까지 실시하여 평가하였다. 신뢰성 측정 전 접합부의 저항 값은 $70-90m{\Omega}$을 나타내었다. 200MPa 이상의 접합 압력에서는 고분자 범프가 NCA 의 필러 파티클에 의해 손상된 것을 관찰하였다. 신뢰성 측정 후 일부 범프가 fail 되었는데 범프의 fail 원인은 범프의 윗부분보다 상대적으로 금속층이 얇게 증착된 범프의 모서리 부분의 금속층의 끊어졌기 때문이었다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.421-427
• /
• 2009

We successfully fabricated 4.7-inch organic thin film transistors array with $640{\times}480$ pixels on flexible substrate. All the processes were done by photolithography, spin coating and ink-jet printing. The OTFT-Electrophoretic (EP) pixel structure, based on a top gate OTFT, was fabricated. The mobility, ON/OFF ratio, subthreshold swing and threshold voltage of OTFT on flexible substrate are: 0.01 ^2/V-s, 1.3 V/dec, 10E5 and -3.5 V. After laminated the EP media on OTFT array, a panel of 4.7-inch $640{\times}480$ OTFT-EPD was fabricated. All of process temperature in OTFT-EPD is lower than $150^{\circ}C$. The pixel size in our panel is $150{\mu}m{\times}150{\mu}m$, and the aperture ratio is 50 %. The OTFT channel length and width is 20 um and 200um, respectively. We also used OTFT to drive EP media successfully. The operation voltages that are used on the gate bias are -30 V during the row data selection and the gate bias are 0 V during the row data hold time. The data voltages that are used on the source bias are -20 V, 0 V, and 20 V during display media operation.