• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.362-362
• /
• 2010

최근 반도체 산업은 지속적인 design rule 감소로 인해 미세 pattern 공정이 요구되고 있으며, 그 중 photo lithography 공정의 scanner overlay margin 확보가 시급하게 되었다. 본 연구는 scanner 장비의 overlay 능력 개선 item 발굴에 관한 연구로서 6개월간 해당 장비에 대해 overlay monitor를 평가하여 scanner의 기계적 요소가 주는 overlay 영향 기인성 최악의 다섯 가지 budget item을 도출하였다. 본 연구를 통해 도출 된 최악의 다섯 가지 budget item(chuck 간 생김 정도 오차, chuck 간편차, chuck 간 mirror 생길 정도 오차, stage 정확성, 마스크 정렬) 성분들을 monitoring 함으로써 overlay 향상에 크게 기여할 것으로 예상한다.

• 한국진공학회지
• /
• 제20권1호
• /
• pp.63-69
• /
• 2011

본 연구에서는 기존 실리콘 반도체 기술 기반의 포토 및 이빔 리소그래피 공정을 통하여 유기 반도체 소자를 패터닝하였다. P3HT나 PEDOT 등의 유기 반도체는 용매에 녹기 때문에 MIMIC (micro-molding in capillaries)이나 inkjet printing 기술을 이용하여 마이크로미터 크기의 소자 제작이 가능하였으나, 펜타신은 용매에 녹지 않기 때문에 매우 복잡한 방법으로 마이크로미터 크기의 소자를 제작하여왔다. 그러나, 본 연구에서는 원자층 증착 방법으로 증착한 산화 알루미늄막을 펜타신의 보호층으로 이용하여 기존의 포토 및 이빔 리소그래피 방법으로 마이크로미터크기의 펜타신 소자를 제작하였으며 그 전기 특성을 확인하였다.

• 한국공작기계학회논문집
• /
• 제17권2호
• /
• pp.104-109
• /
• 2008

Nowadays, the researches for improving LCD manufacturing process and reducing cost are getting accelerated and additionally new types of process are widely developed. In this situation, APEM(Anti Photo Exposure Method) which does not need photo-lithography is realized as one of possible alternative of LCD process. APEM makes LCD pattern by stamping and it can reduce the process cost and process time because of its simplicity. But optical alignment between pattern glass and target glass is very critical fact to realize the precise patterns. So, the analysis of deflection of large size of glass is carried out and design of experiment method is applied for optimal design of jig.

• 한국정밀공학회지
• /
• 제27권6호
• /
• pp.32-38
• /
• 2010

Laser material processing technology is adopted in several industry as alternative process which could overcome weakness and problems of present adopted process, especially semiconductor and display industry. In semiconductor industry, laser photo lithography is doing at front-end level, and cutting, drilling, and marking technology for both wafer and EMC mold package is adopted. Laser cleaning and de-flashing are new rising technology. There are 3 kinds of main display industry which use laser technology - TFT LCD, AMOLED, Touch screen. Laser glass cutting, laser marking, laser direct patterning, laser annealing, laser repairing, laser frit sealing are major application in display industry.

• 한국결정성장학회지
• /
• 제9권3호
• /
• pp.327-333
• /
• 1999

Ion implantation, photo-lithography, Ar ion milling, hot press를 이용한 micro-fabrication 방법으로 고순도 단결정 알루미나 표면에 Ca를 제한된 양으로 첨가하고, 내부에 여러 가지 형태의 기공을 갖는 bi-crystal을 만들었다. 이 bi-crystal 고순도 알루미나에 미치는 Ca의 영향을 평가하기 위하여 내부 기공의 형태 변화와 결정의 성장을 열처리에 따라 광학현미경으로 관찰하였다. 열처리에 따라 inner crack-like pore의 내부표면에 dot와 육각형의 형태를 갖는 결정 입자가 생성되는 것을 관찰할 수 있었다. $1,500^{\circ}C$로 열처리한 경우에 CaO . $6Al_2O_3$로 생각되는 bar 형태의 결정이 표면에 석출되는 것이 관찰되었으며, 이 결정이 $1,600^{\circ}C$에서 열처리하면 사라지는 것으로 보아 이 온도 부근에서 알루미나에 대한 Ca의 solubility limit 또는 diffusion rate가 변화하는 것으로 생각된다.

• 반도체디스플레이기술학회지
• /
• 제8권3호
• /
• pp.25-30
• /
• 2009

In this study, we synthesized novel UV-curable binders and applied for negative photoresist of display device. First, we synthesized UV-curable binders by radical polymerization with a mixture of Styrene/Methyl methacrylate/Methacrylic acid/Glycidyl methacrylate/N-Cyclohexylmaleimide at a fixed composition. Following the first step, we prepared a negative photoresist mixture optimized with photo sensitive initiator and others for the litho test. And then, we studied resolution and film retention with molecular weight of each binders and numerical value of Alkaline Desolution Rate(ADR). As a result of the litho test, we found that if the novel polymers have same numerical value of ADR, the resolution decreased and the film retention increased with the increasing of molecular weight of photoresist binder.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2002년도 춘계학술대회 논문집
• /
• pp.956-959
• /
• 2002

In this work, a new non-lithographic micro-fabrication technique is presented. The motivation of this work is to overcome the demerits of the most commonly used photo-lithographic techniques. The micro-fabrication technique presented in this work is a two-step process which consists of mechanical scribing followed by chemical etching. This method has many advantages over other micro-fabrication techniques since it is simple, cost-effective, rapid, and flexible. Also, the technique can be used to obtain a metal structure which has sub-micrometer width patterns. In this paper, the concept of this method and its application to microsystem technology are described.

• 산업기술연구
• /
• 제43권1호
• /
• pp.49-55
• /
• 2023

Cluster tools are extensively employed in various wafer fabrication processes within the semiconductor manufacturing industry, including photo lithography, etching, and chemical vapor deposition. Contemporary fabrication facilities encounter customer orders with technical specifications that are similar yet slightly varied. Consequently, modern fabrications concurrently manufacture two or three different wafer types using a cluster tool to maximize chamber utilization and streamline the flow of wafer lots between different process stages. In this review, we introduce two methods of concurrent processing of multiple wafer types: 1) concurrent processing of multiple wafer types with different job flows, 2) concurrent processing of multiple wafer types with identical job flows. We describe relevant research trends and achievements and discuss future research directions.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.33-33
• /
• 2007

SoP-L 공정은 유전율이 상이한 재료를 이용하여 PCB 공정이 가능하고 다른 packaging 방법에 비해 공정 시간과 비용이 절약되는 잠정이 있다. 본 연구에서는 SoP-L 기술을 이용하여 Si 기판의 함몰에 판한 공정의 안정도와 함몰 시 제작된 때턴의 특성의 변화에 대해 관찰 하였다. Si 기판의 함몰에 Active device를 이용하여 특성의 변화를 살펴보고 공정의 안정도를 확립하려 했지만 Active device는 측정 시 bias의 확보와 특성의 민감한 변화로 인해 비교적 측정이 용이하고 공정의 test 지표를 삼기 위해 passive device 를 구현하여 함몰해 보았다. Passive device 의 제작 과정은 Si 기판 위에 spin coating을 통해 PI(Poly Imide)를 10um로 적층한 후에 Cr과 Au를 seed layer로 증착을 하였다. 그리고 photo lithography 공정을 통하여 photo resister patterning 후에 전해 Cu 도금을 거쳐 CPW 구조로 $50{\Omega}$ line 과 inductor를 형성하였다. 제작 된 passive device의 함몰 전 특성 추출 data와 SoP-L공정을 통한 함몰 후 추출 data 비교를 통해 특성의 변화와 공정의 안정도를 확립하였다. 차후 안정된 SoP-L 공정을 이용하여 Active device를 함몰 한다면 특성의 변화 없이 size 룰 줄이는 효과와 외부 자극에 신뢰도가 강한 기판이 제작 될 것으로 예상된다.

• 전자공학회논문지D
• /
• 제36D권10호
• /
• pp.23-30
• /
• 1999

본 논문에서는 전자선 직접 묘화 시스템을 이용하여 50 nm 이하의 패턴 폭을 가지는 패터닝 결과를 얻기 위한 실험을 수행하였다. SAL601 negative E-beam PR(Photo Resist)를 이용하여 실험을 진행하였고, E-beam 장비의 특성을 최대로 이용하기 위해서 PR의 두께를 100nm로 줄이고, field 크기를 200 ${um}m$로 줄여 실험하였으며, 또한 SAL601 PR의 경우 작은 선폭을 얻기 위해 중요한 요인 중에 하나인 PEB (Post Expose Bake) 온도와 시간을 줄이면서 실험을 진행하였다. 여기에 디지타이징 방식의 최적화를 통하여 50 nm 이하의 패턴 폭을 가지는 단선 패터닝 결과를 얻었다. 이 공정을 이용하여 단전자 메모리 소자에 응용 가능한 50 nm 급의 silicon 양자선과 silicon 양자점을 제작하였다. 이는 현재 많이 연구되고 있는 단전자 기억소자 및 국소 채널 MOS소자 제작에 유용할 것이다.